


DESIGN

04/67 78/81
Число от Германия

hardware

МЕСЕЧНО СПИСАНИЕ ЗА СХЕМОТЕХНИКА И ХАРДУЕР БРОЙ 1 ГОДИНА II ISSN 0861-4261

1/92



1,-lv.

FBU

COMPUTER
SYSTEMS -

another step into the FUTURE!



фирма
ИНТЕГРИРАНИ КОМПЮТЪРНИ СИСТЕМИ
 ПРЕДЛАГА

AT 486DX-33MHz EISA	AT 486DX-33MHz ISA	AT 386SX-20MHz	AT 286-12MHz
256K Cache	64K Cache	2MB RAM	1MB RAM
4MB RAM	4MB RAM	52MB HDD AT BUS	52MB HDD AT BUS
330MB HDD SCSI	80MB HDD AT BUS	1.2MB FDD	1.2MB FDDs
SCSI AHA-1542B	1.2MB; 1.44MB FDDs	2S/P Ports	2S/P Ports
1.2MB; 1.44MB FDDs	2S/P Ports	101 Keyboard	101 Keyboard
2S/P Ports	101 Keyboard	200W P.S.	200W P.S.
101 Keyboard	200W P.S.	SVGA 16B/512K	M/G/P Card
200W P.S.	SVGA 16B/512K	14" SVGA Color Monitor	14" Hercules Monitor
SVGA 16B/512K	14" SVGA Color Monitor	\$ 1325	\$ 890
14" SVGA Color Monitor			
\$ 5190	\$ 2390		
AT 486DX-33MHz EISA	AT 386DX-33MHz	AT 386SX-16MHz	Notebook 386SX-16MHz
256K Cache	64K Cache	2MB RAM	2MB RAM
4MB RAM	2MB RAM	52MB HDD AT BUS	40MB HDD
120MB HDD AT BUS	80MB HDD AT BUS	1.2MB FDDs	1.44FDD
1.2MB; 1.44MB FDDs	1.2MB; 1.44MB FDDs	2S/P Ports	VGA Mode 640x480 LCD
2S/P Ports	2S/P Ports	101 Keyboard	81 Keyboard
101 Keyboard	101 Keyboard	200W P.S.	I/O Port
200W P.S.	200W P.S.	SVGA 16B/512K	Battery Pack
SVGA 16B/512K	SVGA 16B/512K	14" SVGA Color Monitor	
14" SVGA Color Monitor	14" SVGA Color Monitor	\$ 1295	\$ 1190
\$ 3580	\$ 1790		
AT 486DX-33MHz ISA	AT 386DX-25MHz	AT 286-16MHz	ВАЖНО!
256K Cache	2MB RAM	1MB RAM	ЛевоВиите цени
4MB RAM	80MB HDD AT BUS	52MB HDD AT BUS	се определят по
120MB HDD AT BUS	1.2MB; 1.44MB FDDs	1.2MB FDDs	курс „ПРОДАВА“
1.2MB; 1.44MB FDDs	2S/P Ports	2S/P Ports	на ТБ Варна АД за
2S/P Ports	101 Keyboard	101 Keyboard	дения на сключ-
101 Keyboard	200W P.S.	200W P.S.	ване на договора
200W P.S.	SVGA 16B/512K	SVGA 16B/512K	за покупка.
SVGA 16B/512K	14" SVGA Color Monitor	14" SVGA Color Monitor	
14" SVGA Color Monitor			
\$ 2590	\$ 1690	\$ 1150	



INTEGRATED COMPUTER SYSTEMS
 P.O. Box 272 Varna-9000 Bulgaria
 tel (052) 25-52-88 fax (052) 24-40-30
 34 лв/чай tel. 20 73 00

СЪДЪРЖАНИЕ

ADC\DAC контролер.....	2
GENIUS MOUSE	9
EGA контролер.....	11
Клавиатура.....	17
ТВ синхрогенератор.....	19
AT BUS.....	21
Фамилия 68xxx.....	23
AT 286.....	25

DESIGN (hardware) 1/92

Главен редактор - Константин Щерев
 Зам. главен редактор - Петър Петров
 Консултант - Иван Ключков, Милчо
 Милушев, Милко Харизанов, Диан
 Младенов
 Художник - Свилен Димитров
 Реклама - Светослав Славов

Адрес - Варна 9000 П.К. 272
 тел. (052) 25-03-91

Цена за абонати 6.20 лв.
 Цена за свободна продажба 7.00 лв.

Здравейте,

Преди няколко дни, когато настоящият брой беше почти приключчен, най-после реших да си отговаря на голямата, които отдавана не ми даваха мира. Първо, за кого правим това списание и второ, каква ще е нашата (разбирај - на редакцията) позиция по основните направления на хардуера въобще.

По първия въпрос. Едва ли ще увеличим тиража си, ако сега тук напишем, че списанието е „за широк кръг читатели“, засега „редица актуални проблеми“, че е „единствено по рода си“ и въобще - „...а бе защо не хукнете веднага всички да се абонирате?!“ Не искам да лансирам също и идеята, че списанието е за тези, които си лягат с поясника (виж рисунката), които си мислят, че една схема не работи, понеже е проектирана „за японски транзистори“ и за които основният метод на работа е този на „пробите и гръжките“. (Най-малко аз не съм привърженник на този метод.) Тогава за когото все пак?

Има една сентенция, че решаването на проблема измества същността му. Так тя изглежда е съвсем на място. Отговорът дойде от самосебе си - Съкли Читателю! Да, ти, който четеш сега тези редове. Това списание е за теб! (Дано това не ще прозвучи като измъкване от отговор.)

На втория въпрос мога да отговоря съвсем кратко - в това списание няма да има рубрика „IBM UBER ALLES“. Всъщност съвсърх. Рубрика ще има, Исках да кажа - в това списание IBM няма да е „UBER ALLES“.

Толкова.

К.Щерев



рисунка - Свилен Димитров

APPLICATION HARDWARE


ADC/DAC контролер

Модулът е предназначен за работа с персонални компютри от серията IBM PC/XT/AT или съвместими с тях. Той е част от мноожества система за събиране и обработка на аналогова информация и е приложим при изследване на аналогови сигнали с честотен спектър 5...10 kHz. Предвидена е възможност за възпроизвеждане върху обекта на изследване с помощта на управляващо напрежение от цифрово-аналогов преобразувател.

ТЕХНИЧЕСКИ ХАРАКТЕРИСТИКИ

1. Разрешеност - 12 бита
2. Време за преобразуване - 100(25) mks
3. Време за следене на входния сигнал - > 6 mks
4. Точност на аналого-цифровото преобразуване - 0,1%
5. Брой на входните аналогови канали - 16
6. Брой на цифровите входове - 4 от които 2 гальванически разтворени
7. Тип на цифровите входове - 3 по ниво 1 и по един на фронт
8. Напрежение на цифровите входове - TTL
9. Обхват на изменение на входното аналогово напрежение - от 20 mV до 5 V по степен 1:2:5
10. Обхват на изходното напрежение - 0.5, 0..10 V
11. Разрешеност на D/A преобразуване - 12 бита
12. Точност на D/A преобразуване - 0,025%
13. Брой на аналоговите изходи - 1
14. Време на установяване на изходното напрежение 5 mks
15. Захранващи напрежения - +5V, +/-12V
16. Консумирана мощност - не повече от 2 W

Контролерът е изграден по стандартна структурна схема:



кудето:

- ВАЗ - входна аналогова защита;
- AMX - входен аналогов мултиплексор;
- Y - входен машибиращ усилвател;
- S/H - аналогова памет;
- ADC - аналого-цифров преобразувател;
- DAC - цифрово-аналогов преобразувател.

В най-общи линии модулът функционира по следният начин:

Входното аналогово напрежение постъпва през един от каналите на аналоговия мултиплексор. В машибирация усилвател. Необходимо предназначение е да усилси това напрежение (ако е необходимо) до нормалното за работа на АЦП напрежение,

за да може да се използува пъlnата скала и от там да се получи най-високата възможна точност. Наличното на следващия элемент - схемата S/H е обусловено от типа на използвания АЦП - с последователно приближение. Този тип АЦП изисква по време на последователното установяване на изходния код възходното напрежение да не се изменя побочно от стойността на най-малдания значещ разряд.

Управляващата схема синхронизира работата на отедините блокове в контролера, генерира прекъсвания със зададен период в ПК, съхранява цифровия код, който е свързан с изходното аналогово напрежение, управлява попърътите на АЦП и др.

В контролера е предвиден един изходен аналогов канал, изпълнен с ЦАП и буферен аналогов усилвател. В ЦАП се извършва преобразуването на цифровия код от магистралата за данни в изходно аналогово напрежение.

Цифробитите входове в модула са четири на брой. Два от тези входове са оптоелектронно разтворени. Три входа са чувствителни по ниво, а единият е чувствителен по положителен фронт на входния цифров сигнал. Тези входове както и аналоговите, притежават гиодна защита от пренапрежение.

ОПИСАНИЕ НА ПРИИНЧИПНАТА СХЕМА:

Ще опишем работата на контролера при положение, че сме избрали първи аналогов канал.

В съединителят обозначен с X1 са изведени входните аналогови линии за модула. Аналоговият сигнал се филтрира от високочестотни съставящи от групата R50-C52, представляващи нискочестотен филтър и през диодната защита VD9-VD27 (работеща на +/- 5.7 V) постъпва на входа S1 на инвергаторна схема D23, която представлява аналогов мултиплексор. В зависимост от кода на цифробитите входове на мултиплексора D22 и D23 един от шестнадесетте аналогови канали са подади на входа на буферния усилвател D24. Необходимо наличие се обяснява от факта, че следващото стъпало - машибирация усилвател е включен по инвертираща схема, която при отнемането коефициенти на усилване ще води до променливи грешки, които е трудно да бъде компенсирана. В машибирация усилвател е включена и схемата за управление на offseta. Той (усилвателят) е изграден от аналоговия мултиплексор D20 и операционните усилватели D16 и D12. В зависимост от цифровия код на входовете A0, A1 и EN на D20, изходът на буферния усилвател се включва към един от резисторите R20, R21, R24 или R25 като при това се получават четири различни коефициенти на усилване, които са определяни от съотношението между тези резистори и стойността на резистора, включена в веригата за обратна връзка на D16 - R22. Другата част на мултиплексора е свързана към неинвертиращия вход на D16 и поддържа еквивалентното съпротивление равно на той като към инвертиращия вход за да се минимизира грешката от входния ток на поляризирана на операционен усилвател. В усилвателя D12 се оძествява възстановяване на фазата на входния сигнал чрез повторно инвертиране, допълнително усилване (10 пъти) и постоянно-токово отместване. При еднopolарен сигнал аналоговият ключ D15A е отворен, а D15C е затворен. При вгрупован вход сигнал се подава постоянно-токово отместване от опорното напрежение (2.56 V) на изхода на D4C. Ключовете D15B и D15D променят коефициента на усилване на D12 и поддържат равенство на съпротивлението към неинвертиращия инвертиращия вход като по този начин компенсират тока на поляризиране. Диодът VD1 предизвиква входа на АЦП (D3), от притиснато напрежение.

От изхода на D12 машибирация сигнал постъпва на входа на аналоговата памет D9. Изхода на аналоговата памет е включен в D3 - АЦП CM 757 произвдоство на ИМЕ - София. Съгласно преписанието на фирмата - производител е необходимо външното опорно напрежение (около 1.8 V) да бъде усилено до 5.12 V с помощта на външен усилвател - това е групата C11, D4A,

C6, R2, R1 и тримерът за прецизна настройка RP1, CM757 може да работи с външни или външни трансформатори. Когато XP1 е в позиция 1/2 на тракторния вход ING се подава поредица с честота 1.1925 MHz получена от разделянето на сигнала на осцилатора с честота 14.31818 MHz на 12 от двоичния брой D2 (74LS93). При тази честота времето за преобразуване е около 20 мс, но точността е гарантирани за около 90 % от произведените преобразуватели. Ако XP1 е в позиция 2-3 се използва вградения генератор на CM757 и времето за преобразуване зависи от R9 и C14, като при посочените стойности то е около 100 мксес. Това е минималното време за преобразуване, гарантирано 100 % от производителя.

В контролера се използва апаратно управление на оперативните следени - запомняне на аналоговата памет. Когато преобразуването на CM757 завърши, изходът INTR преминава в ниско ниво. Преходът I/O се инвертира от D5A и се подава на входа CLK на D-тригера D6B, който предизвиква установяването на изхода Q 8. Това е бодът до преминаване на D9 от режим запомняне (hold) в режим следение (sample). При запис \$300 изходът Q се установява в 0 и аналоговата памет преминава в режим запомняне. Едновременно с това се извршица и старти на преобразуването на АЦП - преход от 1 в 0 на входа WR. D5D, C28, D5F и C13 извршват закъснение на фронта, което е необходимо за да успее аналоговата памет да премине от режим следение в режим запомняне (> 150 пъес). Опорното напрежение за офсета се получава от опорното напрежение на CM757 посредством D4C, R6, R8 и тримера за превишава настройка RP3.

Интегралната схема D8 представлява 12-битов ЦАП, придвижаваш вътрешни регистри за съхранение на цифровите кодове и собствен източник на опорно напрежение. CM758-2 е ориентиран към 8-битова магистрала. Съгласно фирмата-производител опорното напрежение също трябва да бъде увеличено до 5.12 V чрез зголемяването на D4D, C20, C5, R4, R5 и тримера RP2. Изходното напрежение на ЦАП от изхода VOUT се усилва от D7, VT1 и се извежда на съединителя X1. Горната граница на това напрежение зависи от положението на джъмпера XP2. Ако XP2 е в позиция 3+ напрежението е 5.12 V, а ако са съврзани 1-3 и 2-4 то напрежението е 10.24 V. В адресното пространство ЦАП заема три адреса:

- \$303 за магния байт, \$302 за старшия байт и \$304 за трансфера между вътрешните регистри. D13C, C26, R19, VD2 и D13A осигуряват съгласуване на време/награмите на записи в ЦАП.

Цифровите входове са изведени на съединителя X2. На тях може да се подават само TTL-низи. Входовете 1 и 2 са гальванически раздързани посредством отпронити D28 и D29. Резисторите R60 и R61 ограничават тока при светодиодите. Ако е необходимо промяна в нивото на логическите сигнали на тези резистори, вход 1 е свързан към магистралата за данни през D-тригера D6A. При положителен преход на входа на тригера (а той е еквивалентен на отпадане на тока през светодиода на оптрона) изходът Q се установява в 1. За да се подаде този мозък вход за регистрация на следващия преход в необходи да са извршили нулиране на D-тригера посредством четене на адрес \$303. Входовете 3 и 4 са чубстимитени по ниво. Когато тези входове да са свързани към външен обект, при прочитането им те винаги ще бъдат 1 от резисторите R41 и R38. Пребиването в диодна защита, изпълнена с R42, VD20, VD38 и R39, VD19, VD37. Цифровите входове се съхраняват към магистралата за данни посредством буфера D27.

Дешифриращата схема извршица с компараторите D18 и D19. Началният адрес се определя от положението на ключовете в ПИС-а, обозначен с SA1. Обозначение на адреса на принципната схема са във видни при начлен адрес \$300. Пълната дешифрация се осъществява с дешифратормите D10 (запис) и D11 (запитение).

В контролера е пребивана възможност за монтиране на PROM с организация 8K x 8 (напр. 2764). Началният адрес е \$EA00

и се дешифрира посредством D13C, D13D и D25. D26 е буфер за данни, а D1 е регистър-памет за съхранение на номера на текущия аналогов канал, на кофициентите на усиливане и поляритета му. Останалите логически елементи от D14, D17 и D5 съгласуват съвместната гейност на отделните възли в контролера.

Предназначението на тример-потенциометрите монтирани на платката:

RP1 - за настройване горната граница на работното напрежение за АЦП

RP2 - за настройване горната граница на работното напрежение за ЦАП

RP3 - за настройване стойността на отместването

RP4 - за настройване нулата на ЦАП

RP5 - за настройване нулата на аналоговата памет

RP6 - за настройване нулата на математизация усилвател

RP7 - за настройване нулата на буферния аналогов усилвател

Описание на пърата на съединителя X1:

- 1 - аналогова земя;
- 2 - аналогов канал №9;
- 3 - аналогов канал №11;
- 4 - аналогов канал №13;
- 5 - аналогов канал №15;
- 6 - свободен;
- 7 - аналогов изход;
- 8 - свободен;
- 9 - аналогов канал №2;
- 10 - аналогов канал №4;
- 11 - аналогов канал №6;
- 12 - аналогов канал №8;
- 13 - аналогова земя;

Описание на пърата на съединителя X2:

- 1 - цифров вход №1 положителен извод;
- 2 - свободен;
- 3 - цифров вход №2 отрицателен извод;
- 4 - цифров земя;
- 5 - цифров вход №4
- 6 - цифров вход №1 отрицателен извод
- 7 - цифров вход №2 положителен извод
- 8 - свободен
- 9 - цифров вход №3

Описание на адресното пространство, заемано от модула при начлен адрес \$300:

\$300 - четене на старшия байт от анало-цифровия преобразувач;

\$301 - четене на магния байт от анало-цифровия преобразувач

- D7 - бит 09 от изходния код на АЦП
- D6 - бит 10 от изходния код на АЦП
- D5 - бит 11 от изходния код на АЦП
- D4 - бит D12 (LSB) от изходния код на АЦП
- D3 - Out of Range - този бит се установява в 0, когато напрежението на входа на АЦП е извън работните обхвати

- D2 - Serial Output - сериен изход
- D1 - Clock - синхронизиращ сигнал за сериен изход
- D0 - End of Conversion - установява се в 1, когато преобразуването завърши.

\$302 - четене на цифровите входове


- D0 - цифров вход №1
- D1 - цифров вход №2
- D2 - цифров вход №3
- D3 - цифров вход №4


Заделка: Активното ниво за входове №3 и №4 е логическа 0.

\$303 - четене - тази операция извршва изчищаване на информациите запомняни в цифровия вход №1

\$301 - запис - предназначено за отпелните битове в следното:

D0,D1,D2,D3 - определят номера на избрания аналогов канал





ADC контролерът, описан подробно в статията, се произвежда от фирмата „Интегрирани Компютърни Системи“. Към него е разработен пакет програми „OSCAN“, който е с насоченост към математическо изследване и анализ на аналогови сигнали. Ето и някои от основните функции, реализирани от него -


- * АНАЛОГОВ ОСЦИЛОСКОП
- * ЗАПИС НА АНАЛОГОВИ ДАННИ ВЪВ ФАЙЛ
- * МАЩАБИРАНЕ ПО ВРЕМЕ
- * МНОГОМЕРЕН СПЕКТРАЛЕН АНАЛИЗ
- * ЦИФРОВА ФИЛТРАЦИЯ

В допълнение към „OSCAN“ е разработен пакетът „OSGEN“, програмен генератор на сигнали, по задания от потребителя параметри. Има възможности за генериране на суми от синусоидални, правоъгълни, трионообразни, триъгълни сигнали и шум.

Цената на контролера плюс пакетите „OSCAN“ и „OSGEN“ е 6000 лв. Фирма „Интегрирани Компютърни Системи“ разполага с ограничен брой

контролери в наличност, а по поръчка може да изработи предварително заявено количество в достатъчно кратък срок.

За делови контакти: Варна, ул. „Аврам Гачев“ 12
тел.: (052) 255-288



0000-канал №1 ... 1111-канал №16

D4,D5,D6 - определят коефициента на усилване 000-Ku = 1....111-Ku = 100

\$300 - запис - предизвиква операцията „старт на преобразуването“ (състоянието на битовете D0...D7 е без значение).


\$302 - запис - установява старшия байт във вътрешните регистри на ЦАП.

\$303 - записустановява четирите младши бита в регистъра на ЦАП


- D7 - бит D9 от входния код на АЦП
- D6 - бит D10 от входния код на ЦАП
- D5 - бит D11 от входния код на ЦАП
- D4 - бит D12 (LSB) от входния код на ЦАП битове D3...D0 са без значение.

\$304 - запис предизвиква прехъдъляне на данните във вътрешните регистри на ЦАП. Стойността на битовете D0...D7 е без значение.

Върху платката е разположен ПИС обозначен с SA1 с който се задава разположението на контролера АЦП&ЦАП във въходно-изходното пространство на персоналния компютър.

1  начален адрес \$300

1  начален адрес \$308

1  начален адрес \$310

1  начален адрес \$318

1-2 Време за преобразуване 25 мксес;

2-3 Време за преобразуване 100 мксес?

При време на преобразуване 25 мксес точността на модула не е гарантирана. Препоръчваме Ви да конфигурирате модула с такова време на преобразуване само ако разполагате с персонален компютър от типа IBM AT и се налага да изследвате относително високочестотни сигнали.

ХР2 - за задаване изходното напрежение на ЦАП

2-4 максимално изходно напрежение 5.12V

1-2,3-4 максимално изходно напрежение 10.24V

РЕД ЗА НАСТРОЙКА

1. Нулиране на несиметрията на буферния усилвател.

За целта един от аналоговите входове (нпр. №1) се океясва. Към контролна точка КТ5 се включва болтимпът с помощта на пример-потенциометър RP7 показващо му се довежда до 0 V. Това измерване се прави при обхват постепенно напрежение и също с топност от порядък на mV.

2. Нулиране на несиметрията на мащабиращия усилвател

Включваме постояннонотоков болтимпът в контролна точка КТ3 (при условията на т.1) и с помощта на примера RP5 довеждаме показанието му до 0 V. Това напрежение също е от порядък на mV.

3. Нулиране на несиметрията на аналоговата памет :

Включваме постояннонотоков болтимпът в контролна точка КТ2 (при условията на т.1) и с помощта на примера RP5 довеждаме показанието му до 0 V. Това напрежение също е от порядък на mV.

3. Установяване на крайната стойност на входното аналогово напрежение.

Отстраниваме със юстиращи съединения във входния съединител и на един от аналоговите входове се подава еталонно напрежение със стойност 5.1175 V. В този случай на най-младшия бит ще отзовават 2.5 mV. С пример-потенциометър RP1 настройваме така, че изходният код на АЦП го е в граничата на прехода между \$FFE и \$FFF. При тази настройка пълната скала за АЦП е 5.1200 V.

ОПИСАНИЕ НА ДЖЪМПЕРИТЕ

ХР1 - за задаване времето за преобразуване на АЦП

М.Милушев
Д.Младенов

ПРИМЕРНИ ПРОГРАМИ ЗА ОБСЛУЖВАНЕ НА ADC/DAC КОНТРОЛЕРА

PORT_ADC EQU 300h

Read_ADC PROC

; Подпрограма за прочитане на стойност,
; от един канал на ADC

; Входни променливи:

BL - {0...15}	- Номер на канала
BH - {0...7}	- коефициент на усилване
коef. еднopolарен	двуполарен
0	0...+5.120V
1	0...+2.560V
2	0...+1.280V
3	0...+0.640V
4	0...+0.320V
5	0...+0.160V
6	0...+0.080V
7	0...+0.040V

; CL - поляритет на сигнала

CL = 1	- еднopolарен
CL = 0	- двуполарен

; Изходни променливи

AX - Измерена амплитуда

AX = {0...4096}

CL - Флаг за препълване

CL = 0 - измерваната величина е в обхвата

CL = OFFh измерваната величина е извън обхвата

mov al,bl ; Установяване на обхват

shl bh,1 ; и канал за измерване

shl bh,1

shl bh,1

shl bh,1

or al,bh

and al,01111111b

cmp cl,0h

je read_1

or al,10000000b

read_1:

mov dx,PORT_ADC+1

out dx,al

; Времезадръжка (минимално 15 мкс),

; необходима за отследяване на входния

; сигнал от S/H

dec dx

out dx,al ; старт на преобразуването

; Времезадръжка, необходима за изчакване
; края на преобразуването на ADC

read_2:

```
in ax,dx      ; изчакване
test ax,1      ; установяването
jnz read_2     ; на бита за готовност
test ax,100b   ; проверка за препълване
jz read_3      ; b2=0 - Overflow
mov cl,0
jmp read_4
read_3:
```

mov cl,0ffh

read_4:

```
shr ax,1
shr ax,1
shr ax,1
shr ax,1
ret
```

Read_ADC ENDP

Write_DAC PROC

; Подпрограма за обслужване на DAC

; Входни променливи:

; AX - Амплитуда на изходното напрежение

; AX = {0...4094}

```
mov cl,4
shl ax,cl
mov dx,PORT_ADC+3
out dx,al      ;извеждане на
                ;младшата част
mov al,ah
dec dx
out dx,al      ;извеждане на
                ;старшата част
add dx,2
out dx,al      ;прехъръляне в
                ;регистъра на DAC
ret
```

Write_DAC NEDP

Read_DI PROC

; Подпрограма за прочитане на
; цифров вход

; Входни променливи:

; BX - номер на цифровият вход

; BX = {0...3}

; BX = 0ffffh - reset на цифров вход 0

; Изходни променливи:

; CL = 1 - цифровият вход е активен

; CL = 0 - цифровият вход не е активен

```

mov dx,PORT_ADC+3
cmp bx,0ffffh
jne read_d1
in al,dx           ;reset на ц. вх. 0
clc
ret

read_d1:
and bx,011b
mov al,cs:[position+bx]
dec dx
in al,dx           ;прочитане на
                     ;ц. входове
xor al,10001100b   ;инвертиране на
                     ;b7, b3, и b2
test al,cs:[position+bx]
jnz read_d2
clc
ret

read_d2:
ctc               ;активен
ret

position db 01000000b
db 10000000b
db 00001000b
db 00000100b

Read_DI ENDP

```

INFO

ОПТИЧНИ ДИСКОВЕ

Как работят CD-ROM дисковете?

CD-ROM дисковете съхраняват информацията точно по същия начин, както и CD (компактдиска) в HI-FI техниката, само че вместо 75 минути музика, върху тях могат да бъдат поместени повече от 600 мегабайта информация. Тя може да бъде обикновен текст, SVGA графики, програми и всички други видове данни, които могат да бъдат записани и върху обикновен харддиск.

В CD-ROM диска информацията се съхранява върху тънко сребърно фолио, в оптическа форма. Данныите са кодирани в последователност от битове, представени като налици или отсъствие на вълбънатини върху фолиото. Сребърното покритие отразява добре светлината, а вълбънатините я разсейват. Лазерният лъч се фокусира върху диска и се отразява обратно към фотодатчик. Датчикът регистрира разликата между яркостите на вълбънатините и чистият диск.

Тъй като този метод за четене е неконвенционален (за разлика от флуиди устройства), дисковете са практически неизносими, а грешките при четене са сведени до минимум. Поради големия капацитет, в CD-ROM дисковете могат да се отделят значителен брой байтове за служебна информация и контролни поета, чрез които да се отстраняват гори и възникващи при четенето грешки.

Музикалните и CD-ROM дисковете се изработват по един и същи начин. Първо на специална машина с мощен лазер се записва матрица. След това от нея могат да се отпечатат множество копии. Този начин е аналогичен на сеченето на монети, като принципната разлика е, че информационните елементи на диска са с много-малки размери. Цената на един такъв диск е 1-2 долара. Разбира се, дисковете с информация са много по-скъпи и цената им варира от 30 до повече от 2000 долара.

Има много фактори, които допринасят за интереса към CD-ROM дисковете, но основният си остава високото съотношение обем/цена.

Привлекателни но бавни

Въпреки, че CD-ROM драйвовете са изградени на базата на лазери и оптични технологии, не трябва да очакваме да изблъгнем данни от мястото със скоростта на светлината. В сравнение с харддисковете, CD-ROM драйвовете дават значително по-голямо време за достъп. На настоящем, един сердно добър харддиск (например Seagate ST157A) има време за достъп около 25 милисекунди. Най-добрият съвременен CD-ROM драйвове имат времена >350 милисекунди, а обикновено повече от 500. Това означава, че първият бит от интересуващата ни информация ще бъде намерен за по-малко от половин секунда! Освен това, след намирането ѝ, информацията трябва да бъде препратена към компютъра. Тази втора стъпка е гори по тъгла от намирането. Един екран с текст съдържа само около 2000 байта, но когато става въпрос за графика, байтовете могат да бъдат повече от милион. Ако компютърът, с който разполагаме, е AT286, един екран VGA с 256 цвета ще бъде трансфериран за повече от 10 секунди!

Разбира се, сравнян съпътстващо на информация по класическия начин, в илюстрирани книги, CD-ROM драйвът изглежда по-привлекателно. Например търсещо на пасаж по ключова дума от 150-томна енциклопедия, би отнело само няколко секунди. За това тези драйвове се използват при големи обеми информация, без да е критично времето за достъп.

В заключение, за мези, които се нуждаят от бързи отговори, CD-ROM драйвовете са все пак между начините да ги получават.

(по материали на PC Direct 01.1992)

DEVICES


Ако попитате програмирация под WINDOWS, или тък проектанта, работещ с CAD система, кой е най-добрият приятел на човека, отговорът безспорно ще е - „Мишка“! И действително едва ли има устройство за бърза и удобна комуникация с компютъра, толкова широко разпространено, колкото така наречената МИШКА. По въпроса дали това все пак е най-доброто средство, още има спорове, но таек или иначе мишките са факт.

В тази статия ще ви запознаем с, може би, най-популярният тип мишки - трибуточната мишка PC MOUSE и с една от конкретните реализации -



Мишката изпраща данни към компютъра, които съдържат информация за относителното и движение и състоянието на бутоните и: Комуникацията е само в една посока - от мишката към компютъра, което означава, че въвеждането на работата съвсем независимо едно от друго.

Връзката с компютъра се осъществява посредством стандартния интерфейс RS232C. В зависимост от конкретния контролер и мишка има варианти с 9 и 25 pin - об съединител. Използванието от мишката лини на RS232C интерфејса линии са:



Тъй като някои от тези сигнали не се използват по предназначението си, по-нататък ще обърнем специално внимание на това.

Сериенният интерфејс трябва да бъде инициализиран по следния начин:

скорост на предаване	- 1200 бита/сек.
битове за данни	- 8
стартови битове	- 1
стопови битове	- 1
контрол по четност	- няма

При всяка промяна на състоянието на мишката (движение, натискане или отпускане на бутон), тя започва да предава блок от 5 байта. Първите 5 бита на първия байт са за синхронизация и съдържат поредицата „10000“. Следващите три бита от този байт отговарят на състоянието на притиска бутон L,M,R (ляв, среден, десен), като при натиснат бутон битът е „0“. Следващите 4 байта съдържат две двойки числа X, Y, dX, dY, които взаимно се допълват и характеризират големината и посоката на движението на мишката. X и Y са големините на хоризонталното и вертикалното относително преместване от последното състояние на мишката, а dX и dY са изменението на това преместване по времето на предаване на първите три байта от блока.

За движението на мишката се дефинира положителна и отрицателна посока. Положителна е посоката нагоре по Y и надясно по X (за разлика от много екранни координатни системи,

където положителната посока по Y е надолу). При движение в положителна посока, битове 7 (MSB) от байтове X и Y са „0“, а при движение в отрицателна „1“.

Предаваният блок от данни изглежда така:

бит	7	6	5	4	3	2	1	0
байт								
1	1	0	0	0	0	L	M	R
2	X	X7	X6	X5	X4	X3	X2	X1 X0
3	Y	Y7	Y6	Y5	Y4	Y3	Y2	Y1 Y0
4	dX	dX7	dX6	dX5	dX4	dX3	dX2	dX1 dX0
5	dY	dY7	dY6	dY5	dY4	dY3	dY2	dY1 dY0

X7;Y7 = „0“ - положителна посока (нагоре, надясно)

X7;Y7 = „1“ - отрицателна посока (надолу, наляво)

L;M;R = „0“ - натиснат бутон


L;M;R = „1“ - отпуснат бутон


Механоелектрическият преобразувател на мишката е реализиран с едно метално топче, обвито със силиконова гума и гъвкаво разтворено преобразувател (ФРП). Топчето контактува с подвижността по които се движат мишката и предава движението си на гъвкави ролки, чиито оси са взаимнопрепонционални. Рокът се от своя страна са свързани с гъвкава гъска на ФРП. За по-голяма стабилност е поставена трета ролка, която притиска топчето към другите две.

Причината за неправилни движения е дадена на фиг. 1.

Двете ФРП са по гъвкави оптоелектронни гъвки. Те са разположени така спрямо гъска на ФРП, че когато среци D11 има отвор, среци D12 няма. По този начин, ако гъскът се движи в една посока, импулсите постъпващи на X1 ще изпървят тези на X2 и обратно. Това е необходимо за да се следи посоката на движението.

Всички логически функции в мишката се изпълняват от едночиповия микрокомпютър U1. Пакетът от данни се буферира от Q8 и R9 и по RxD се изпраща към компютъра.





МикроКомпютър и RS232 интерфейса е използван транзисторен буфер Q6, съврзан с А и В (+/- 12 V). За получаване на +12 V (A) се използват изходи RTS и DTR. Ако на RTS или DTR има „0“ (+12 V) то това напрежение, чрез диодите D3,D6 постъпва напръво на схемата. В противен случай (+/-12V) прес изходит D1,D2 се подава захранване на мултивибратора изпълнен с U2. Променливото напрежение, генерирано от мултивибратора се изпраща от вглулоупериодния изправител D4,D5, филтрира се от C6 и отново постъпва на схемата. За стабилизиране на напрежението „A“ е поставен ценера D7. По този начин, независимо от състоянието на RTS и DTR схемата получава захранване. Изходът RTS се използва и за начално установяване на U1 (RESET).

Може би най-интересната част от цялата схема в захранването и. Тъй като мишката няма отделен захранващ източник, а в изводите на серийния интерфейс няма изведен катвото и да било напрежение, то въпросът „Как юбите работи мишката?“ е съвсем резонен. Проблемът е решен нетрибунално, а исполняваният трик може да се приложи и в други подобни устройства. Става въпрос за следното: Изходните буфери на серийния интерфейс са с големи коефициенти на напомеряване, при изходно напрежение +/- 12 V. Освен това доста от изходните сигнали на интерфейса не са необходими за нормалната работа на мишката (напр. DTR,TxD,RTS). Ако консумирашата ток от схемата е около 10 mA, то тя може да се захрани само с един от неизползванието интерфейси изходи.

В GENIUS MOUSE това е направено по следния начин:

Захранването е раздeleno на две части - А) +12 V, U1 и фототранзистори на ФРП и В) -12 V, светодиоди на ФРП. За съгласуване на нивата на едночиповия

К. Щерев

hNEWS

Toшиба 486SX Notebook

Заедно със съобщението за нейния T4400, Toшиба (Irvine, CA) премендира за пръв път 486SX компютър с размери на Notebook, ща използва 486SX чип на Intel, в случая новия 25 MHz вариант на този чип. Сега и половина фунтовият T4400 има размери 11.7 на 8.3 на 2.2 инча. Купувачите ще имат избор: или 9.5 инчов черният LCD, или газплазмен VGA дисплей. T4400 с 60 MB хард диск и LCD има преподаваема цена на гребно \$299\$. Моделът с 80 MB хард диск и LCD е с цена \$599\$, а с газплазмен скрин - \$5899\$. До този момент Toшиба няма готови компютри за тестуване. Въпреки това, BYTE LAB benchmark изпровери върху 25 MHz 486SX, Compaq's Desqpro 486/25, показвайки, че системите, използвани новото CPU, са незначително по-бързи от 20 MHz машини. Deskpro 486/25 регистрира CPU benchmark 15 процента по-добър от онзи на Everex Step 486SX/20, и почти 6 пъти по-бърз отколкото Deskpro 25 MHz 386 CPU. Между другото Toшиба смята, че разрешаването на проблема за пукашите се Laptop-и е в изграждането на T4400 в корпус, направен от бългеродна фибропластмаса, за която се предполага, че е по-здрава от алуминия, но е по-лека.

DISPLAY

EGA (Enhanced Graphics Adapter)

„Не го хвърляйте на лъвовете!
- заповеда Императорът - Дайте
му да пише графики за EGA!“
(из гръденоримски текст)

Докато на времето казахме „EGA-ти контролера!“ в момента можем само да съжалваме, че създателите на IBM графични контролери са подхождели по този начин, а не са използвали вече съществуващи графични процесори. Това, кое то IBM гордо е нарекло „Графичен процесор“ въз основа е многофункционален хардуерски елемент (за разлика от MS68483).

Наистина, обсъждането на този контролер са пребърда в истински кошмар за програмистите, за които BIOS функциите и графичните библиотеки са прекалено бавни. Пълната безопасност се постига с от липсата на пълно и ясно описание, до което българските програмисти да имат достъп.

Въпреки нашето нежелание да се разбим във външни архитектури и концепции, масовото разпространение на EGA не ни позволява да го подминаваме. Настоящата стапия, която ще бъде публикувана в някоико пореден брой, никма пременени за изчери всички въпроси, събрани в тази материя. Желането ни е тя да има по-скоро практически, отколкото описателен характер. Тъй като Всеки проблем се изяснява много по-добре чрез придвижване на примери, отколкото с голо дефиниране, ще подплатим обясненията си с повече конкретни решения.

Пропуснатите съзнателно общите характеристики и видео режими на контролера, понеже съмните, че техни описания могат да бъдат лесно намерени. Ще започнем с описание на реагиращите и кратки пояснения на леките функции, като концентрираме вниманието си основно върху графичните режими.

Като функционална схема EGA се състои от четири контролера:

Sequencer (Контролер за Времезадаващите сигнали)

Той генерира основните сигнали към видеопаметта: мактвоте за символ, мактвоте за точка, режим на обръщане на процесора. Чрез него се дава достъпът на процесора до видеопаметта по време на праща ход на лъча чрез периодично възпроизвеждане на исклучителни цикли между циклите на изображаване. Той е обезпечен с регистри за маскиране на отдавни видеокарти при запис, която дава възможност да ги изключим. В маскираните карти ще бъдат защищени от промяни. Чрез този контролер се задават разположението на отдавните знакогенератори, режими и конфигурацията на видеопаметта.

Graphics Controller (Графичен контролер).

Графичният контролер насочва данните от видеопаметта към контролера за атрибути и процесора. При графичните режими данните от видеопаметта се изпращат към контролера за атрибути. В посредувателен вид, а в местобитов режими в паралелен вид. Този контролер форматира данните при редоместиме, в които се изисква съвместимост с по-стари графични контролери (CGA, HERCULES, MDA). Той позволява избор между три различни метода за четене от видеопаметта. Това разнообразие се налага поради особената организация на видеопаметта, тъй като писането в нея изисква значително повече операции в сравнение с по-старите графични контролери. Например при накос от режимите възможно едновременно писане на 32 бита за един цикъл на паметта.

Atribute Controller (Контролер на атрибути)

Контролерът на атрибути обезпечава 16 битови реестъри за цвет, като всяки от тях може да бъде зададен произволен цвят от 64-цветна палитра. Този контролер управлява символните атрибути в текстов режим (мигане, подчертаване). Той избира данните от видеопаметта и ги форматира за изобразяване. За управление на изображението върху дисплея са предназначени 6 цветови изхода.

CRT Controller (Контролер на Електронно-лучевата тръба)

Контролерът на ЕЛТ формира хоризонталните и вертикални синхро импулси, адресирана на видеопаметта за генериране на изображението и опресняването ѝ, сигнал за курсора. Постребството регистрира на контролера мозат да бъдат зададени параметрите на изображението и курсора.

Sequencer (Контролер за Времезадаващите сигнали)

Регистри:

- * Address Register (Адресен регистър)
- Port 3c4h

Този регистър е регистър-указател и служи за адресиране на реестрите за данни на Секвансър-контролера. Той се зарежда с двоична стойност, представяваща индекса на съответния регистър, 8 който се записват данни.

bits 0-4: индекс на регистъра за данни, който се адресира.

bits 5-7: не се използват.

- * Reset Register (Регистър за начално установяване)
- Port 3c5h Index 00 Само за запис.

bit 0: Asynchronous Reset (Асинхронен ресет). Записването на лог.0 във този бит довежда до асинхронно изчезване и спиране на Секвансър контролера. Всички изходи се привеждат в състояние с висок импеданс. Ад.1 кара Sequencer-а да заработи, освен ако бит 1 е в установлен въз. Ад.0. Началното установяване на Sequencer-а постъпва от този бит може да доведе до завърба на данни във видеопаметта.


bit 1: Synchronous Reset (Синхронен ресет). Записването на лог.0 във този бит привежда синхронно изчезване и спиране на Секвансър контролера. За да работи Sequencer-а трябва битове 0 и 1 да са установени въз.1. Този бит се използва за начално установяване на Sequencer-а преди да се извърши промяна в съхраняването на Clocking Mode Register, която е необходимо да се запази съхраняването на паметта.

bits 2-7: не се използват

- * Clocking Mode Register (Регистър за задаване на мактвоте)
- Port 3c5h Index 01 Само за запис.


bit 0: 8/9 Dot Clocks (мактвоте за символ). Записът на лог.0 във този бит кара Sequencer-а да генерира мактвоте с широчина 9 точки за символ, а лог.1 - с широчина 8 точки за символ. Единственият режим който използва широка на мактвоте 9 точки за символ е Мономахматичният 07h. Всички останали режими изискват 8 точки за символ.

bit 1: Bandwidth (честота). Записът на лог.0 във този бит задава 4 цикъла на обръщане към видеопаметта (от 5 максимално допустими), а лог.1-2 цикъла (от 5 допустими). При режимите със средна разрешаваша способност, по време на хоризонталния ход на лъча се извличат по-малко данни. Това дава



CN2

PRINTER



на процесора повече време за достъп до видео паметта. Всички режими с висока разрешаваща способност, трябва да бъдат обеспечени с 4 цикъла на обръщане, за да може видео паметта да бъде опреснена.

bit 2: Shift Load (Зареждане с преместване). Когато се зареди с лог.0, серийните видео ходове (RGB на Feature Connector-a) се зареждат с всеки символен такт, като се зареди с лог.1 - на всеки следващ символен такт. Този режим е полезен, когато за един цикъл се извличат 16 бита и се събраят в shift-реагистри.

bit 3: Dot Clock (Тактове за точки). Лог.0 задава нормална тактовата честота за точките, като тя се взема от главния тактов 8 Мбод на Sequenceра. Когато битът се установи в лог.1 тактовата честота за точките ще се получи като честотата на източника бъде разделена на 8. Всички останали интервали ще се разпънат, тъй като те са базирани на тактовата честота за точките. Тобъг делене на честотата на греб се използва за режимите 320x200 (1.14.5) за да се обеспечи честота 7 MHz (9 MHz за режим D).

* Map Mask Register (Регистър за маскиране на видео карти).

Port 3c5h Index 02 Само за запис.

- bit 0: Enables map 0 (Разрешава видео карта 0).
- bit 1: Enables map 1 (Разрешава видео карта 1).
- bit 2: Enables map 2 (Разрешава видео карта 2).
- bit 3: Enables map 3 (Разрешава видео карта 3).

Записът на лог.1 в битове от 0 до 3 разрешава на процесора на пъше в съответните видео карти. Ако този регистър се зареди със стойността 0ff, процесорът може да избройчи 32-битов запис само за един цикъл на паметта (8 бита във всяка карта). Това до голяма степен облекчава напомареността на процесора по време на циклите изобразяване-обновяване в графично-интерактивни. Разрешаването и начинът при който видео карти (0ff) може значително да ускори и операциита за „скрол“ на изображението, просто чрез изпълнение на операциите чете-запис във видео паметта, като при всяка операция чете-запис, прочетените данни автоматично се зареждат във видеопрешитите буфери за данни, а при операция запис - съдържанието на буфера за данни автоматично се копира в указания адрес от видео паметта.

Когато са работи в режими, изискващи организация на видео паметта от тип „четен-нечетен“, карти 0 и 1 и карти 2 и 3 трябва да имат едни и същи стойности на маскирите.

- bits 4-7: Не се използват.

* Character Map Select Register (Регистър за избор на таблиците във. зан.)

Port 3c5h Index 03 Само за запис.

- bit 0,1: Character Map Select B (Избор на символна таблица B). В случаи че бит 3 от байта за атрибути на символа е лог.0, се използва знако-генератор, намиращ се на адрес, определен от следната таблица:

битове	1	0	знак. ген.	разположение на зн.ген. в паметта
0	0	0		първите 8K от банка 0 на вид. карта 2
0	1	1		първите 8K от банка 1 на вид. карта 2
1	0	2		първите 8K от банка 2 на вид. карта 2
1	1	3		първите 8K от банка 3 на вид. карта 2

bits 2,3: Character Map Select A (Избор на символна таблица A). В случаи че бит 3 от байта за атрибути на символа е лог.1, се използва знако-генератор, намиращ се на адрес, определен от следната таблица:

битове	1	0	знак. ген.	разположение на зн.ген. в паметта
	0	0	0	първите 8K от банка 0 на вид. карта 2
	0	1	1	първите 8K от банка 1 на вид. карта 2
	1	0	2	първите 8K от банка 2 на вид. карта 2
	1	1	3	първите 8K от банка 3 на вид. карта 2

В текстовите режими, нормално бит 3 от байта за атрибути на символа изпълнява функцията да включва или изключва интензитета на изобразявания символ. Този бит обаче, може да бъде дефиниран като пребелчвател между различните символни таблици. Функцията се активира когато съществува разлика между стойностите на полета Character Map Select B и Character Map Select A (съответно битове 0,1 и 2,3). Когато стойностите на тези две полета са еднакви, функцията за избор на знако-генератор е неактивна. Друго усъединение, за да може да работи тази функция е в импулси. Когато битът е лог.1 (при показа), че разширенето на видео паметта е инсталирани, в противен случай тя няма да използува банка 0. При наличие на 128K графична памет могат да бъдат поддържани две символни таблици, а при 256K - четирини таблици. Асинхронният Reset установява този регистър в 0.

bits 4-7: Не се използват.

* Memory Mode Register (Регистър за задаване на видео режими на паметта).

Port 3c5h Index 04 Само за запис.

bit 0: Alpha (текст). Лог.0 показва, че в моментта е активен графичен режим, лог.1 показва, че е активен текстов режим и е разширено използването на функцията за избор на символни таблици.

bit 1: ExtendedMemory (Разширение на видео паметта). Лог.0 показва, че не е инсталирана карта за разширение на видео паметта, а лог.1 показва, че разширението в инсталирани и достъпът до разширението се осъществява посредством адресите шини 14 и 15.

bit 2: Odd/even (режим четен-нечетен). При лог.0 четните адреси, подадени от процесора се насочват към видео карти 0 и 2, а нечетните - към видео карти 1 и 3. При лог.1 адресите се разполагат последователно в цикъла видео памет. Достъпът до видео карти се определя от стойността на Map Mask Register.

bits 3-7: Не се използват.

Graphics Controller (Графичен контролер).

Регистри

* Graphics 1 Position Register (Графична секция 1).

Port 3cch Само за запис.

bit 0: Position 0.

bit 1: Position 1.

Тези два бита представляват двоично кодирани юнерархични битове на графичните чипове, а този регистър определя за кои греба бита от шините за данни отварят всеки чип. За EGA контролера те трябва да съдържат 01.

bits 2-7: Не се използват.

* Graphics 2 Position Register (Графична секция 2).

Port 3cac Само за запис.

bit 0: Position 0.

bit 1: Position 1.

Тези два бита представляват двоично кодирани юнерархични битове на графичните чипове, а този регистър определя за кои греба бита от шините за данни отварят всеки чип. За EGA контролера те трябва да съдържат 01.

bits 2-7: Не се използват.

* Graphics 1&2 Address Register (Адресен регистър за графични секции 1 и 2).

Port 3ch Само за запис.

Този регистър служи за адресен указател към реагистрите за данни на Graphics контролера. През изходен порт 3ch се избриваща зареждането на адресния регистър и за даните порта едновременно. Той се зарежда с двоична стойност, представляваща индекса на съответната регистър за данни.

bits 0-3: индекс на data-реегистър, който се адресира.
bits 5-7: не се използват.

* Set/Reset Register (Регистър за задаване на режим Set/Reset).
Port 3cfh Index 00 Само за запис.

bit 0: set/reset bit 0
bit 1: set/reset bit 1
bit 2: set/reset bit 2
bit 3: set/reset bit 3

При режим на писане Set/Reset тези битове задават стойностите, които се записват в съответните видеокарти, т.е. задават цвета при запис във видеопаметта. За да е възможно писането чрез режим Set/Reset е необходимо да са изпълнени следните условия:

1. Режим Set/Reset да бъде разрешен от отведените видеокарти (чрез регистър Enable Set/Reset).

2. Да бъде зададен режим на писане 00 (битове 0 и 1 от Mode Register).

bits 4-7: Не се използват.

* Enable Set/Reset Register (Регистър за разрешаване на режим Set/Reset).
Port 3cfh Index 01 Само за запис.

bit 0: enable set/reset bit 0 (Разрешава видеокарта 0)
bit 1: enable set/reset bit 1 (Разрешава видеокарта 1)
bit 2: enable set/reset bit 2 (Разрешава видеокарта 2)
bit 3: enable set/reset bit 3 (Разрешава видеокарта 3)

Тези битове разрешават Set/Reset функцията за отведените видеокарти. Когато режимът на писане е 00 (Mode Register) в съответните видеокарти се записва стойността на Set/Reset регистъра. Когато режимът на писане е 00, но Set/Reset е забранен за данена видеокарта, в нея се записват данните от процесора.

bits 4-7: Не се използват.

* Color Compare Register (Регистър за задаване на цвета за сравнение).
Port 3cfh Index 02 Само за запис.

bit 0: color compare 0 (Бит 0 от цвета за сравнение)
bit 1: color.compare 1 (Бит 1 от цвета за сравнение)
bit 2: color compare 2 (Бит 2 от цвета за сравнение)
bit 3: color compare 3 (Бит 3 от цвета за сравнение)

Чрез тези битове може да бъде зададен 4-битов цвят за сравнение. Ако за графичните чипове е зададен режим на четене 01 (Mode Register), при четене от видеопаметта, резултата който се връща преставлява логическо сравнение между прочитените данни и зададения цвят за сравнение (1 за всеки пиксел, за кийто съдържанието на 4-те видеокарти съвпадат със стойности те на съответните битове от Color Compare Register, а 0 - ако не съвпадат).

bits 4-7: Не се използват.

* Data Rotate Register (Регистър за ротиране на данните).
Port 3cfh Index 03 Само за запис.

bit 0: rotate count 0
bit 1: rotate count 1
bit 2: rotate count 2

Чрез тези битове се задава коефициентът на ротация на данните, които се записват във видеопаметта. Ротацията се прилага единствено, ако е зададен режим на писане 00 (Mode Register). За да не бъдат ротирани данните, коефициента на ротация трябва да бъде 0.

bits 3,4: Function Select (Избор на логическа функция). Данните, които процесорът записва в паметта могат чрез изпълнението на никакъв логически функции да бъдат комбинирани със съдържанието на вътрешния буфер за данни. В следствие на това във видеопаметта ще бъде записан резултата от изпълнението на лог. функция Върху данните от процесора и съдържанието на буфера. Лог. функции се дефинират в съответствието със следната таблица:

бит	4	3	
0	0	0	Във видеопаметта се записват директно данните от процесора, без да бъдат модифицирани.
0	1	0	Във видеопаметта се записва резултата от изпълнението на лог. операция AND между данните от процесора и съдържанието на вътрешния буфер за данни.
1	0	0	Във видеопаметта се записва резултата от изпълнението на лог. операция OR между данните от процесора и съдържанието на вътрешния буфер за данни.
1	1	0	Във видеопаметта се записва резултата от изпълнението на лог. операция XOR между данните от процесора и съдържанието на вътрешния буфер за данни. Източникът на данни (единият от операндите на лог. функция) се определя от режима на писане (Mode Register). Може да бъде използван кой да е от допустимите източници, с изключение на вътрешния буфер за данни. Ако е зададен коефициент на ротация различен от 0, данните първо се ротират и след това се изпълнява лог. функция Върху тях.

bits 5-7: Не се използват.

* Read Map Select Register (Регистър за избор на видеокарта за четене).
Port 3cfh Index 04 Само за запис.

bits 0-2: Чрез тези битове се задава двоично кодиран номер на видеокарта, от която процесорът ще чете. Този регистър не оказва влияние върху резултата от операцията четене със съвпадение на цвета (Color Compare Register).

bits 3-7: Не се използват.

* Mode Register (Регистър за задаване на режими за четене и писане).
Port 3cfh Index 05 Само за запис.

bits 0-1: Write Mode (Режими за запис).

бит	1	0	
0	0	0	Във всяка видеокарта, за която режимът Set/Reset е забранен со запицването данните от процесора, като преди записа те се модифицират в зависимост от съдържанието на Data Rotate Register (ротиране, прилагане на лог. функции). Във всяка от видеокарти, за които режим Set/Reset е разрешен со запицването по 8 бита със стойността, зададена от съответствието на видеокартата битом Set/Reset Register.

0	1	
1	0	Във всяка видеокарта се запицва съдържанието на вътрешните буфери за данни. Тези буфери се зареждат автоматично при всяка операция четене от видеопаметта.
1	1	Във видеокарта с (от 0 до 3) се запицват 8 бита от стойността на бит за данни п.

Невалидна комбинация.

bit 2: Test condition (Тестово състояние). Лог.1 поставя изходите на Graphics Controller-а във високо импедансно състояние, за превеждане на тестове.

bit 3: Read mode (Режими на четене). Когато този бит съдържа лог.0 процесорът прочита данните от видео карта, разрешена за четене от регистър Read Map Select, когато съдържа лог.1 прочита резултата от сравняването на четирите видео карти с регистър Color Compare.

bit 4: Odd/Even (Четни/нечетен). Лог.1 избира режим за адресиране на видео паметта от тип четене/нечетен. Тази функция е удобна за използване, когато е необходимо да се емулира режими на Color/Graphics Adapter-a. Нормално стойността на този бит е съгласувана с тази на бит 2 от Memory Mode Register на Sequence контроллера.

bit 5: Shift Register (Управление на Шифр регистъра). При наличие на лог.1 във бит 5, shift регистърите на графичните чипове форматират постъпващия последователен поток от данни по следния начин: данните съдържащи се в четните битове се насочват към картите с четни номера, а нечетните битове - към нечетните карти.

bits 6,7: Не се използват.

* Miscellaneous Register (Регистър с общо предназначение).

Port 3cfh Index 06 Само за запис.

bit 0: Graphics mode (Графичен режим). Този бит контролира адресирането в мекомб режим. Лог.1 задава графичен режим. Когато е зададен графичен режим, вътрешните адресните буфери на знаковия генератор се забраняват.

bit 1: Chain Odd Map to Even (Съврзане на нечетните карти към четните). Наличие на лог.1 във бит 0 води до следното: адресната бит A0 се заменя от адресен бит A1; посредством стойността A0 (0/1) се избират съответно четните или нечетните видео карти.

bits 2,3: Memory Map (Видео Карти). Тези битове контролират разположението на видео паметта в адресното пространство.

бит	3	2	
0	0	A000h за 128K байта	
0	1	A000h за 64K байта	
1	0	B000h за 32K байта	
1	1	B800h за 32K байта	

Ако видео паметта е разположена на адрес A000h при 128K байта, в системата не може да бъде инсталiran друг видео адаптер.

bits 4-7: Не се използват.

* Color Don't Care Register (Регистър за маскиране на отдалени видео карти при редакция на четене Color Compare).

Port 3cfh Index 07 Само за запис.

bit 0:	don't care color plane 0 (Маскира видео карта 0)
bit 1:	don't care color plane 1 (Маскира видео карта 1)
bit 2:	don't care color plane 2 (Маскира видео карта 2)
bit 3:	don't care color plane 3 (Маскира видео карта 3)

Наличието на лог.1 накоу от тези битове забранява съответните видео карти за режим на четене Color Compare, т.е. при режим на четене със сравняване съдържанието на тези видео карти не са взема под внимание.

bits 4-7: Не се използват.

* Bit Mask Register (Регистър за маскиране на отдалени битове от видео паметта).

Port 3cfh Index 08 Само за запис.

bits 0-7: Bit Mask. Този регистър се използува за маскиране на отдалени битове от клемката, в която ще се пише. Битовете съдържащи лог.0, забраняват писането в съответните битове от клемките и 8-4-де видео карти, а тези съдържащи лог.1 разрешават писането в съответствищите им битове от клемките. „Имунитетрано“ на отдалени битове от дадена клемка среши запис (чрез лог.0) в ефективно единствено при условие, че последната прочетената клемка е именно клемката в която предстои да се пише (т.е. съдържанието ѝ е копирано в буфера за данни). Обикновено, процедурата за запис на данни във видео паметта с маскиране на отдалени битове от клемката в която се пише е следната:

1. Подгответка на Bit Mask Register (нулиме маскирам съответните битове от клемката, в която ще се пише, а единиците разрешават записа в тези битове).

2. Избрива се (флип/фа) операция четене от клемката в която ще се пише. При тази операция вътрешните буфери за данни автоматично се зарежда със стойността на прочетената клемка.

3. Избрива се операция запис в клемката. При това в битовете от клемката, които са маскирани автоматично се копират съответните битове от вътрешните буфери за данни (т.е. съдържанието им се запазва), а в битовете разрешени за запис се запазват данните от процесора.

(следва)

В следващия брой ще продължим с разпределение на видео паметта и примери за обслукване. Ще илюстрираме три типа режими на запис във видеопаметта.

С.Славов

hNEWS

Задепящи се чипове

„Dallas Semiconductor“ разработва чип RAM, който би могъл да бъде залепен на всяка дъска. Новият DS199 Touch Memory представлява стоманен корпус, наречен Microcan, който е намазан с тънък неразрушим слой лепило. Металният корпус служи и като извод за електрическите контакти. Тези чипове биха могли да се използват гори и само като един вид „штирихко“ но те очевидно носят по-голяма полза от простото маркиране. Чиповете са програмирани и са с капацитет до 4kb.

Модем 2400+

С тяхния нов Modem 2400+, Intel дава преимущество на новата PCMCIA спецификация за PC карти, предлагани Modem, който е малко по-голям от кредитна карта. Intel предлага гба модела от 2400-bps Hayes съвместим MNP апарат: един за Съединените щати (Канада и маркет) и един за Япония. Моделът има линеен адаптер, който с бързка мяжку карта и телефонна линия. Адаптерът е снабден с малък плосък контакт, чрез който се зареждат акумуляторите му от мрежата.

DEVICES

6805Р3

КЛАВИАТУРА

ХАРДУЕР


Както се вижда от схемата на фиг.1 клавиатурата е едно обикновено микропроцесорно устройство. Използваният процесорен елемент е еднокристалния микрокомпютър MC 6805 (CM 650). Някои клавиатури се изграждат и на класически микропроцесори. Поради голямата си функционална ѝзабавост и ниската цена обаче, клавиатурите с еднокристални микрокомпютри са получили най-широко разпространение.

В конкретната схема, освен CPU, има само още един интегриран елемент - дешифратора 74145, чрез който се осъществява сканирането на клавиатурата матрица. Минималният брой използвани елементи, освен ниската цена, са фактор и за високата надежност на електрическата схема.


MC 6805 е свързан

стандартно. Каналите A и C на периферните му паралелни интерфейси участват в схемата за сканиране на

клавиатурната матрица. Сканирането се извършва на около 100 мкс. Канал B осъществява връзка на клавиатурата с компютъра и управлението на светлинните индикатори. Камо особеност можем да отбележим използването на входовете INT и NUM за



фиг.2



фиг.3

Продавам

9 броя RAM чипове 511000 (1МБ) с време за достъп 80ns. Паметите са подходящи за IBM PC/XT иже, IBM PC/AT и др. Цена(за един чип): 1250 лв.

Инвертор (Zirco, USA) гъв броя технически данни:
входно напрежение: 11-14V
изходно напрежение: 220-240V
мошност: 100W
размери: 11x8x4 см.
Подходящи за леки автомобили.
Цена(за един брой): 3900 лв.

Варна, тел. (052) 23-33-22
(или на телефоните на
редакцията.)

регистрация на положението на дълъгите битове на положението на бутона клавиатура. Линията PB6 (DATA) и PB7 (CLOCK) са двупосочни. В единния случай, когато клавиатурата изпраща данни към компютъра, то CLOCK се преобразува синхронизиращите импулси, а по DATA - данните. В обратната посока по линията CLOCK се преобразува сигнал за начално установяване на клавиатурата, но по DATA - сигнал за готовност за приемане.

Форматът и времемеждуните на предаваните данни от клавиатурата е даден на фиг.3. По линия DATA първо се изпраща т. нар. маркерна единица. След нея следват 8 бита полезна информация. Първите 6 бита (b0-b5) отпечатъкът сканкодъга на клавиша променил състоянието си. Последните 2 бита (b7) указават дали даденият клавищ в бил натиснат или отпуснат. b7=1 - за натиснат, а b7=0 - за отпуснат. Сканкодъга на дадена типа клавиатура са дадени на фиг.2.

Електрическата връзка между компютъра и клавиатурата се осъществява по металорубен кабел със съединител CAB (DIN петница). На фиг.4 е показано разположението на сигналите по изводите на съединителя.

ФУНКЦИИ

При включване на заръчането компютърът забръща PB6 (CLOCK) с 1,0" за време по-голямо от 20ms. Това се възприема от клавиатурата като


сигнал за начално установяване. Най-напред CPU изпълнява програма за проверка изправността на клавиатурната матрица. При първа изпратено от линии блокирани клавиши, към компютъра се изпраща кодят AAh. Всеки друг код се идентифицира от BOOT секцията на BIOS като неизпрайвна или липсваща клавиатура. След това схемата преминава в нормалните си гъвк режими на работа - сканиране на клавиатурната матрица и предаване на сканкода към компютъра. В установено състояние, когато не се предава байт, линията CLOCK се установява 0,1", а DATA 0,0"

След приемане на осемте бита, компютърът устанавливача DATA 0,0". Това състояние се идентифицира от клавиатурата като „зато" и неизможност от страна на компютъра да приеме нов байт. Ако в този момент се натисне (отпусне) клавиши, то информацията за него се съхранява в RAM буфер на MC6805. В повечето клавиатури буфер може да побере до 20 байта.


Една от полезните функции е серийното изпращане на сканкода на натиснатия клавищ, ако той е бил натиснат за повече от 0,5 s. Повторното се извръщава на интервали от около 100 ms до отпускане на клавиша.

K.Щерев

*Съмба въпрос за дадена типа клавиатура - с 85 и 87 клавиши, произвдство на MT&T - Правен. (б.в.)



фиг.3



фиг.4

ТЕТРОНИК - представител на UNIPALM Ltd. в България

Предлага:

мрежов софтуер - PC-NFS, PC/TCP+, LAN WATCH, PC-XVIEW16, X11/AT, X/TECH X/MOTIF, които обслужва връзките между различни компютърни системи и приложения, обхващащ широк спектър от мрежови архитектури.

За:

Операционни системи - MSDOS, OS/2, UNIX, VAX-VMS

Мрежи - Ethernet, Token Ring, X.25

Протоколи - TCP/IP, NFS, XNS, OSI, DECNet, Netbios

Приложения - XWINDOWS, Terminal emulation, file transfer, e-mail, database

ТЕТРОНИК

**9000 - Варна ул. "Цани Гинчев" № 6 ап.10
тел.: (052) 45-29-30, 44-73-26
факс: (052) 23-12-57**

Ако ви интересуват
изданията на:

**McGRAW - HILL
International Publications Co.**

**BYTE, UNIX
WORLD, ELECTRICAL WORLD
и мн. други**


Упълномощен представител за България -

**Невяна Божидарова
9000 - Варна,
ул. "Ц.Гинчев" № 6 ап.10
тел. (052) 82-25-41**

DISPLAY

TV синхрогенератор за черно-бяло изображение

Ако Вие имате интереси в областта на телевизията (TV), не може да не знаете какво представлява този сигнал (фиг. 1).




фиг. 1

А за тези които не знаят, че имат възможност да научат (и не само това). В една поредица от няколко статии ще се опитам да Ви разкажа нещо повече за черно-белия и цветен TV сигнал. Ще Ви покажа някой най-елементарни схеми за генерирането на телевизионен сигнал, т.е. Вие ще можете да „рисувате“ на екрана на Вашия телевизионен приемник или монитор. Ще можете да генерирате както статично, така и движещо се изображение. Ще знаете как да наложите черно-бяла компютърна графика на Вашия видео филм. Ще Ви запозная и с аналогичните проблеми при цветната графика PAL и SECAM.


И така - какво представлява телевизионната разбишка? За разлика от киното, TV изображението се „рисува“ точка по точка от един електронен лъч. Той се движжи по начина, по който ние четем книга. Започва от горния ляв ъгъл и тръгва на дясно. Тогава този „рисува“, а ние четем (от т. А до т. Б фиг. 2), това е времето на правия ход на лъча. Когато стигнем края на реда ние си „затваряме“ очите за да

отидем в началото на следващият ред (от т. Б до т. В). В TV това се марича обратен ход на лъча по редове. След като съберем времетата на правия и обратния ход по редове получаваме периода на един ред 64 мкс. В TV се бележи с Н. За нашия стандарт (OIRT) честотата на хоризонталната разбишка е 15625 Hz (64 мкс), 625 реда в кадър, презредова разбишка и 50 Hz полукаadrova честота (20мс). При използване на презредовата разбишка се работи с 8 пъти по малка честотната лента на видео сигнала, при запазване броя на точките в ред. Когато стигнем края на страницата ние си „затваряме“ очите за да стигнем до началото на следващата - обратен ход на лъча по кадри, от т. Д до т. Е. Времето от т. Е до т. Д е прав ход по кадри. И така, кадър след кадър. Интензивността на електронният лъч тък



фиг. 2

определя цвета на точката върху екрана, от бяло до черно през градациите на сивото. Графиката на фиг. 1 представлява осцилограмата на комплексен черно-бял TV сигнал на един TV ред, когато на екрана виждаме 8 вертикални ивици. Така изглежда



фиг. 3

изпитателната таблица на II програма на БТ, гледана на черно-бял TV приемник. Амплитудата на видео сигнала е 1V от връх до връх, като 30% е за синхро импулсите. По този признак те се отделят

от комплексния TV сигнал. Останалите 70% са за видео информация.

Ето пример как можем да генерираме една бяла вертикална извица. Първо ни трябват двета сигнала за синхронизация. РСИ редови синхро импулс и КСИ кадрови синхро импулс, за да „пускат“ лъча в началото на реда и кадъра. Време T (фиг. 2) след преядния фронт на РСИ подаваме ниво „бяло“. И така на всеки ред до края кадъра. Ако това се повтори много кадри, на екрана ще видим вертикална бяла извица. Ако като видео информация има частота с период по-малък от 64 мкс на екрана ще видим вертикални извици, ако периода е по голям от 64 мкс ще наблюдаваме хоризонтални извици.

И така един реален синхрогенератора?


Бързам да Ви предупредя, че не е съвсем по стандарта описан по горе, но е достатъчен за генериране на черно-бяло изображение. Ето Ви съвсем обобщена блокова схема на синхрогенератора (фиг. 3). За сега ще оставим РГИ и КСИ, те няма да ни трябват. Опорният генератор (фиг. 4) е на 8MHz. От него чрез деление се формират РСИ и КСИ. Делителят е реализиран от 4 четирибитови броячи LS93 (DD1..DD4) и един десетичен брояч LS90 (DD5). DD1..DD3 делят на 16, DD4 дели на 8, а DD5 на 5. С четирибходово „И-НЕ“ LS20 (DD7) получаваме РСИ. Той е с период 64 мкс (15625Hz) и продължителност 4 мкс. Осемвходовия „И-НЕ“ LS30 (DD6) е свързан като 5 входов и формира КСИ. Той е с период 20 мс (50Hz) и продължителност 256 мкс елемент. КСИ и РСИ чрез четирибходовия „И-НЕ“ LS20 (DD7B), свързан като дъвчиходов и дъвчиходов „И-НЕ“ LS00 (DD8C) свързан като инвертор, формират СС. Така полученият сигнал постъпва на аналогов суматор през диода D1 където се сумира с видео информацията. Видео сигнала минава през дъвчиходово „И-НЕ“ LS00 (DD8D) буфер и смесител. Чрез R8 се регулира съотношението видеоизгнан/синхронимпулс, съответно 7/3. С R5 се регулира размака на комплексните видео сигнали (KBC). Постоянно токово отместяване се задава с R6. Изходното съпротивление на синхрогенератора е 75 ома.

Във вертикална посока нашият генератор ще има възможност да изработва 320 реда (8x85). От тях полезни са 295, защото 25 са за КГИ. Синхрогенераторът работи с прогресивна разрешавка, защото РСИ остава с постоянна фаза, по отношение на КСИ.

Ако свържете 12 извод на DD8 с 8 извод на DD2 (16мкс), ще наблюдавате на екрана 8 редувщи се черни и бели вертикални извици всяка с продължителност 8 мкс. Хоризонтални извици (8 редувщи се) ще видите ако свържете 11 извод на DD4 и 12 на DD8.

За шахматно поле ѝди трибъба 74LS86 (изключващо „ИЛИ“). Единият вход свържете към DD2 извод 8, а другия към 11 извод на DD4. Изхода на 74LS86 свържете към входове 12 и 13 на DD8. На Вас оставяме да реализирате и други ефекти. „Решетка“ например. Ако постигнете нещо, което мислите, че е интересно, обадете се на редакционните ни телефони. И късмет...

Ралф Д.



MOTHERBOARD

Статията започва с обяснение на IBM PC/AT 286. В няколко боядисани създава състояние на системата.

IBM PC/AT 286

Сигнали на входно-изходните съединители (AT BUS)

SA0-SA19 (I/O)

Системна адресна шина. Заедно с LA17-LA23 позволяват адресиране на 16 Мбайта памет. SA0-SA19 се извеждат към системната шина по време на високо ниво на BALE и се стробират по падаща му фронт, оставайки валидни до края на цикъла на шината. Сигналите се изработват от микропроцесора или DMA-контролера на системата, но е предвидена възможност за пряко управление на шината от устройствата, включени на входно-изходните съединители.

LA17-LA23 (I/O)

Стартически адреси на системната шина. За разлика от SA0-SA19, те не се стробират на системната плака и не са валидни през целия цикъл на шината. За да бъдат използвани за адресна дешифрация, трябва да се записват в latch-registър (напр. 74LS373/573), управляван от сигнала BALE.

CLOCK (O)

Тактски сигнал на микропроцесора. Предназначен за синхронизация, не се препоръчва използването му в случаи, изискващи фиксирана честота.

Reset DRV (O)

Нулиране/рестарт на системата. Активното ниво на сигнала е лог. „1“.

SD0-SD15

Системна шина за данни. Използува се от паметите и входно-изходните устройства. D0 е логическият разряг. 16-разредните устройства използват цялата шина при обмен; 8-разредните устройства използват D0-D7. При запис на дума (16 разряда) в 8-разредно устройство цикълът на шината се удължава от логиката на системната плака, а във вх.-изх. устройство се извършват гъвка последователни цикъла на запис: D0-D7 на четен адрес и D8-D15 на нечетен адрес.

BALE (O)

Буфериран сигнал „ALE“ (Address latch enable). Изработва се от системния контролер 82288 и се използува за стробиране на адреса. За разлика от аналогичният сигнал на PC и PC/XT BALE се изработва

и по време на цикъл на шината, иницииран от DMA-контролера.

-I/O CH CK (I)

„I/O channel check“ информира системата за грешка по четност в паметта на входно-изходните съединители или други некоректируеми грешки в устройствата. Активното ниво на сигнала е лог. „0“, трябва да бъде изработен от IC с отворен колектор или с три изходни състояния.

-I/O CH RDY (I)

Сигналът „I/O channel ready“ удължава текущия цикъл на шината. Може да се използува от памети или входно-изходно устройство, като се изработи от IC с отворен колектор или с три изходни състояния. За удължаване на цикъла всяко устройство, открило собствения си адрес и команда за четене или запис, трябва да свали сигнална „0“ и да го задържи в това състояние, докато разположи валидни данни върху шината (при четене от устройството) или докато премине в готовност да получи данни от шината (при запис).

I

	B1	A1	I/O CH CK
RESET DRV	S07		
IR09	S08		
5VDC	S09		
DR02	S10		
0 WS	S11		
+12V	S12		
GND	S00		
SD16	S01		
SDMEMR	S02		
40W	S03		
J0R	S04		
DA00	S05		
DR03	S06		
JACK1	S07		
DR01	S08		
+5VCC	S09		
IR07	S10		
IR08	S11		
IR05	S12		
IR03	S00		
DA02	S01		
TC	S02		
BAL	S03		
+5V	S04		
OSC	S05		
GND	S06		
B31	A31		

	D1	C1	S8NE
MEM CS16	LA23		LA23
4/0 CS16	LA22		LA22
IR010	LA21		LA21
IR011	LA20		LA20
IR012	LA19		LA19
IR013	LA18		LA18
IR014	LA17		LA17
JACK0	LA16		LA16
DR00	LA15		LA15
JACKS	LA14		LA14
DR05	SD26		SD26
+5VHS	SD25		SD25
DR06	SD10		SD10
DR07	SD11		SD11
5VDC	SD12		SD12
MASTER GND	SD13		SD13
	SD44		SD44
	SD23		SD23
	C18		

IRQ 3-7, 9-12, 14, 15 (I)

Сигнали на заявяване на прекъсване. Заявките се приоритизират в гъвка групи: IRQ 9-15 с по-висок приоритет, и IRQ 3-7 с по-нисък. Най-висок приоритет имат съответно IRQ 9 и IRQ 3. Заявка за прекъсване се разпознава след преминаване на съответната линия от „0“ в „1“; свалянето на заявлата трябва да се извърши от обслужващата програма. IRQ

8 и IRQ 13 се използват на системната платка.

-IOR (I/O), -IOV (I/C)

Сигнали за четене (I/O Read) и запис (I/O Write) за вх.-изходни устройства. Могат да бъдат изработени от системната платка или от устройството на вх.-изх. съединители. Сигналите са с активно ниско ниво (лог. „0“).

-MEMR (I/O), -MEMW (I/O)

Сигнали за четене (Memory Read) и запис (Memory Write) за паметта. Могат да бъдат изработени от системната платка или от устройството на вх.-изх. съединители. Когато макарова устройството трябва да извърши четене или запис в паметта, то трябва да формира валидни адресни сигнали поне 1 период на сигнала CLK преди активиране на MEMR или MEMW. Сигналите са с активно ниско ниво (лог. „0“)

-SMEMR (O), -SMEMW (O)

Сигнали за четене/запис за паметта. Изработват се съответно от -MEMR/-MEMW за адрес, разположен в първия 1 Мбайт от адресното

пространство на системата. Могат да бъдат активирани от микропроцесора или DMA-контролера на системната платка.

DRQ 0-3, 5-7 (I)

Сигнали за заявяване на обмен чрез DMA. Заявките се приоритизират, като DRQ 0 има най-висок приоритет, а DRQ 7 - най-нисък. Заявките се разпознават при преминаване на съответната линия от „0“ 8 „1“ и трябва да бъдат задържани в този състояние до получаване на съответното потвърждение за обслужване (DACK). Сигналите DRQ 0 - DRQ 3 предизвикват прехърляне на данни с ширина 1 байт, а DRQ 5 - DRQ 7 - на данни с ширина 2 байта (1 дума), започвачи от четен адрес.

-DACK 0-3, 5-7 (O)

Сигнали за потвърждаване на DMA-цикъл за съответните канали. Активното им ниво е ниско (лог. „0“).

AEN (O)

Сигналът „Address Enable“ се използва за (следва на стр. 30)

hNEWS

Mitsubishi Electric U.K. (Hertfordshire, U.K.) смята да разработи нов-тънкия 3.5 инчов флоудрайв. Нобия MF35SE драйв е само 14.8 mm висок и с 0.2 mm по-тънък от Citizen флоудрайв, който беше най-тънкият известен досега. Макар, че 0.2 mm по-малко ефира ли звучи като значително научно постижение, този драйв е много по-различен от останалите драйви устройства. Освен, че е по-тънък, устройството използва неподреден гъвгател, вместо трансмисионно-ремъчно задвижване ос. Тънкият флоудрайв обикновено оперира по-срещуточно от моторът спои по-добре в здравата част на устройството, отколкото в горния му край. Макар, че ремъчният механизъм работи с фиксирани дискоби формати до 1.44MB, той не може да работи с нови 2.88MB флоудри гъскоби формати, които IBM възприе през 1991 година. За да се постигнат максимална пълност на данните, берзина и удачно

местоположение на главата трябва да има по-акуратен контрол, отколкото е възможно да се осъществи с трансмисионно-ремъчно задвижване ос. Даже ако Mitsubishi драйвът може да пише само до 1.44MB флоудри гъскоби, включването на неподреден драйв мотор означава, че все бъзможно производството на 2.88MB флоудри драйв със същата конфигурация.

Тъй като върху шасито няма мотор разположен по протежение на драйв устройството, мястотата дебелина на елемента (96 mm) с по-малка, отколкото на групите тънки флоудри гъскоби. Когато съпоставим тъсъщинските размери на диска (90 mm на 93 mm), този драйв (96mm на 125mm) е забележително компактен.

Mitsubishi понеастящим разпространяваш образци с съответнена големина от нейните драйв устройства, които се очакват след началото на октомври, 1991 година. Компанията очаква също, че пратки образци от нейния миниатюрен 10 mm драйв през първата четвърт на 1992 година.

RISK electronics Ltd.
Computers
Professional
Videosystems
Development
Systems



1113 - Sofia 125 "Trakia" Blv., bl. 26 B
Tel.: (02) 755 041 Fax: (02) 700 478

ФАМИЛИЯ 68xxx

M68xx - многофункционални процесори.

За проектантите на най-модерните микропрограммни системи микропроцесорната фамилия M68xx има нужда от представяне. Продуктите, основани на нейните членове са се предвиждат в стандарт за системите използващи UNIX и за CAD/CAM работнищите станции. Те наследяват в проектите за следващите поколения персонални компютри и цветни графични станции, намират широко приложение в междупотребителските и многоиздателски системи. M68xx се използва във водещи продукти, изискващи диска производителност и паралелна обработка, те са предпочитаните компоненти за изграждането си съсствен интелект, където се изискват големи възможности за линейно адресиране, също приложенията южна архитектура, графики, цифрови контролери, роботи, телекомуникационни преобразувачи, системи за обработка и дредаване на говор.

Съвместимост.

Фамилията M68xx се състои от серия процесори, основани на набор от 32 битови регистри, големо линейно адресно пространство, набор от прости, но мощни команди и съвърху режими на адресиране. Вътрешната архитектура на 8, 16, 32 битовите версии и общия набор от команди обезпечава софтуерна съвместимост и дава възможност за лесна адаптация на продукти, писани за постарите процесори.

Периферии.

Процесорната фамилия се допълва от широк набор LSI и VLSI съвместими периферии чипове: за управление на паметта, за комуникации на данните, управление на DMA, управление на мрежа, системен интерфејс, общ вход/изход и графики. Всички те опростяват системното проектиране на намаляване производствената цена, като в същото време подобряват производителността на системата.

МИКРОПРОЦЕСОРИ

MC 68040

32 битов микропроцесор от третото поколение.

MC68040 принадлежи към третото поколение M68000 съвместими, високо

производителни 32 битови процесори на Моторола. Той поддържа виртуална памет и се базира на многообразни конкурентни работещи единици и архитектура с висока степен на интеграция, което обезпечава висока производителност от една единица монолитен HCMOS чип. В него MC68040 интегрира MC68030 съвместимо устройство за работа с цели числа (IU), IEEE 754 съвместимо устройство за работа с числата с плаваща запетая (FPU) и устройство за управление на паметта (MMU), с абсолютно независим набор команди и независим 4KB кеш.

Чрез използването на няколко независими изпълнители конвейер, николкото връзки шини и пълна вътрешна Harvard архитектура, включваща отделни физически кешове за инструкции и данни с постигна висок степен на паралелност при изпълнение на инструкциите. MC68040 директно поддържа съвместяване на кеша в многоцелеви системи, посредством вградена в чип специална логика за слежение на шината. Процесорът притежава характеристиката на чипа M68xxx фамилия 32 битови регистри, 32 битови адресни шини и шини за данни. Изпълнението на инструкциите се извършва в паралел с достъпа до вътрешните кешове, MMU операции и работата на контролера на шината. Допълнително IU е оптимизиран за работа в среда от високо ниво. MC68040 е съвместим с предишните членове на фамилията на ниво обектен код и с значително оптимизирана да намалява времето при код, генериран от компилатор. MC68040 в продукт на новата HCMOS технология на Моторола и представлява изведен баланс между скоростта и физически размер. И в IU, и в FPU изпълнението на инструкции е конвейерно. Отделните MMU за данни и инструкции управляват главните кешове и кешовете за трансляция на адреса (ATC). Чрез съхраняване на последно използвани трансляции, ATC ускорява преобразуването на логическите във физически адреси. MC68040 може да изпълнява поднабор от над-често използвани инструкции на MC68882 и включва допълнителни формати на инструкциите за закръгляне на резултата при единична и двоична точност. MMU поддържа многоцелеви системи с виртуална памет чрез транслиране на логическите адреси във физически посредством трансляционни таблици, съхранявани в паметта. Всичко MMU притежава голяма регистрация „прозрачна“ трансляция, чрез които се дефинира адресното разположение на сегменти с размери от 16 MB до 4 GB всеки. Кешовете за инструкции

оперират независимо от останалата част на машината, като съхранената от тях информация може бързо да бъде достигната от изпълнителните единици или устройствата. Всеки кеш разполага със собствена вътрешна шина за данни и вътрешна адресна шина, като с възможен единобременно достъп и до обеите. Кешът за данни поддържа режимите „WRITE THROUGH“ и „COPY BACK“, които могат да бъдат конфигурирани на страница основа. Шинният контролер на MC68040 поддържа високоскоростен немодуларски синхронен външен интерфејс, който може да работи със следните размери на данните при обмена: байт, дума, двоична дума (4 байта) и рег (16 байта).

MC68030RC,RL,RP,FE

32 битов микропроцесор от второ поколение.

MC68030 е базиран на високопроизводителния MC68020, като са добавени нови възможности за побъвшаване на производителността, включително: увеличаване на вътрешните паралелни, вградени двоични кешове с „минибен“ режим на запълване и вградено устройство за странициране. Двете независими 32 битови адресни шини и две 32 битови шини за данни позволяват на процесора, кешовете, MMU и на шинния контролер да работят в паралел. Така например MC68030 може единобременно да има достъп до инструкции, от кеша за инструкции, до данни, от кеша за данни и до инструкции или данни от външната памет. Отделните 256 битови кешове за данни и инструкции намаляват времето за достъп и увеличават общата производителност на процесора, чрез напомарването на инструкциите и данните на самия чип. Като член на изискванията към шините са намалени и при многоцелеви системи работата му с много по-ефективна, благодарение на разширена честотна лента на шината. Това е постигнато с шинния контролер с побъвшени възможности, даващи възможност за високоскоростно запълване на кешовете за данни и за инструкции. Вграденото устройство за управление на страницирането транслира логическите адреси във вътреини физически за дълъги по-малко време от необходимото на MC68020 и MC68851. Конфигурацията на трансляцията поддържа паралелно с други функции, така че към другите цикли на шината не се добавя време за трансляция.

MC68020RC,RL,RP,FC,FE

Основен 32 битов стандарт.

MC68020 е водещият 32 битов

ОЧАКВАЙТЕ В СЛЕДВАЩИЯ БРОЙ!!!

DESIGN

SOFTWIRE

- не много "hard" изненади!

процесор в промишлеността. Това се фокус на бисоката му производителност, архитектурата, удобното му програмиране и съдъстимостта му със следващите версии. Той има памет 32 битов вътрешна и двойнина симетрична архитектура, предлагаша всички функционални уебности на фамилията MC68xx. Програмистите са много доволни от големия набор регистри с общо предназначение, от простите, но мощни инструкции и гъбките режими на адресиране. Уникалният вграден кеш за инструкции спомага за побършаването на производителността до 12.5 MIPS-a. MC68020 е наложил се лидер във високопроизводителните системи, в инженерните работни станции, системите с паралелна обработка, телекомуникационната техника и интелигентните контролери.

MC68010LC,P,R,RC,FN

Побършаване на производителността посредством вътрешна памет

В MC68010 за пръв път се предлагат предимствата на вътрешната памет. Изпълнението на програмите до голяма степен се ускорява от вътрехрането на високоскоростните операции за цикъл (loop). MC68010 може да поддържа старша операционна система, която от своя страна управлява произволен брой операционни системи.

MC68000LC,P,R,RC,FN

16 битов основоположник на фамилията

Като пръв член от фамилията 68xx, със съвършенията си за времето си технология и авансарната си концепция, MC68000 дава началото на нов вид микропроцесорна архитектура. Неговите семедесет 32 битови регистризирани и адреси позволяват бързо вътреенно изпълнение на простите, но мощни инструкции. Проектиран е за големи многопроцесорни системи и системи с векторирирана прехърбваня, работещи с

реално време. Поддръжка 7 приоритетни нива на прехърбване и 16 МБ линейно адресно пространство. Тъй като MC68000 задобива голям брой от съществувашите приложения и цената му е изключително конкурентносъпособна, той е усвоен в доста съвременни продукти и си остава един от най-използваниите процесори.

КОПРОЦЕСОРИ

MC68851RC Устройство за управление справяне на паметта (PMMU)

MC68851 с 32 битово устройство за управление на паметта, което се използва за поддръжка на MC68010 и MC68020 при справяне на вътрешната памет. Козмето се използва съдъстим с MC68020 по поддръжка 4 GB адресно пространство. Вграденият в чипа кеш за адресна трансляция минимизира забавленията и увеличава производителността на системата.

MC68881RC,FN

Копроцесор за числа с плаваща запетая

Проектиран е специално за аритметично разширение на MC68020, този мощен копроцесор може да бъде използван като периферий към всички останали членове на фамилията MC68xx, а също и с други процесори, които не са членове на тази фамилия. Изчисленията, които този избръшка върху числата с плаваща запетая, са в точно съответствие с IEEE стандарта за двоична аритметика с плаваща запетая (754). Особен основният операции събиране, изваждане, умножение и деление, той поддържа пълен набор от трансцендентни и нетрансцендентни операции. Тези клонват корени, тригонометрични функции, экспоненти, логаритми, хиперболични функции. Хардуерни всички функции се изчисляват с точност 80 бита.

MC68882RC,FN

Копроцесор за числа с плаваща запетая

с побършени възможности.

MC68882 е хардуерно и софтуерно съдъстим с MC68881 и в допълнение разполага с разнообразие от средства за побършаване на производителността включително двупортови регистри и подобрен конвеър. Новите схеми позволяват изпълнение на голяма част от инструкциите в паралел при производителност побъч от два пъти бързине с MC68881.

DMA контролери

MC68450L,R,RC

DMA контролер

MC68450 поддържа средство за високоскоростен трансфер на данни при сложни системи, основани на MC68000. Въпреки че е хардуерно съдъстим с MC68440 този разполага с 4 напълно независими DMA канала. Особен стандартният преходърване на данни в последователни адреси, той може да работи в режими, при които адресите, към които се преходърят данните се четат от съхранени масиви.

MC68440L,P,RFN

Двуканален DMA контролер

MC68440 допълва изпълнителните средства на MC68000 чрез преместване на блокове от данни по бързо и ефективен начин с минимална намеса на централния процесор. През щата абсолютно независими DMA канала могат да бъдат извършвани трансфери от тип памет-памет, памет-периферия и периферия-памет и на 8 и на 16 битови данни. MC68440 е обезпечен с по 8 бита бокстра на прехърбване за всеки канал.

(по материали на MOTOROLA SEMICONDUCTOR/Master Selection Guide)

P.S. Това начално представяне на фамилията 68xx на накою може да се стори скучно, но редакцията го счее за необходимо вътреенение като конкретни статии, които ще бъдат побликувани по-нататък.

MOTHERBOARD

PC AT/286

Започвайки описанието на онова, което в света на **Интернационалните Бизнес Машини** се нарича „персонален компютър AT“, трябва да предупредим **евентуалните читатели за следното:** статията ще подразни всички, чиито фин музикален слух е формиран от нестихващото „Осанна“ на IBM. Ако след прочетеното дотук вече твърдо сте решили да прескочите тази статия (този брой, този годишен абонамент и т.н.) приемете от нас един съвет: никога не се захващайте да реализирате нещо наистина сериозен процесор.

1.“Да изслушаме и другата страна ...”

Както вече подозирате, „другата страна“ е не някой друг, а IBM. Защо? Защото въпреки огромните усилия (и огромните средства, разбира се), хвърлени от компанията за доказане на твърдението „100% compatible with IBM computers are only IBM computers“, всякачки дребни производители продължават да проътвъят, безцеремонно копират и всичко ново, излизащо от IBM. В края на сметка неприятното (за IBM) е, че измежду дребните производители все се намира някой, поддържащ достатъчно добър конструкторски екип, който успява да направи копие по-добро от оригиналата.

Ако се опитате да се върнем назад в годините и да си обясним как се стига до днешните „чудовища“ от рода на AT 486, чиито впечатляващи изчислителни мощности са впрегнати от програмистите на NanoSoft (или, ако ви харесва повече -MicroSoft) за смятане на боичките на Windows, то неминуемо ще си спомним как бе създаден IBM/PC. Дълго време след появата на Apple II хора, достатъчно компетентни относно „кухнята“ на големите в бранша, продължаваха упорито да твърдят: истинско признание персоналният компютър ще получи тогава, когато IBM към кат тежката си дума по този въпрос. В един момент обаче се оказа, че повечето

редови потребители бяха оценили качествата на компютъра, без да чакат някой да ги подканя и съветва. В същия момент IBM бяха изправени пред дилемата или да продължават така, сякаш нищо не се е случило, или да се включват в играта. IBM се опитаха да застанат по средата-решиха да се включват в играта така, сякаш нищо не се е случило. За минимално възможното време буквално бе „скълпен“ един по същество 8-разреден компютър с доста критикувания още по онова време процесор 8088. Целта бе повече от ясно-всичко написано до момента за 8080 и отчасти за Z80 да може след минимални преработки да заработи новия компютър; едновременно стоя мощната рекламна машина която може да налива ум и разум в главите на закостенелите потребители: колко много гиме нужен новият 16-разреден (ха-ха!) компютър като той ще решит като минимум всичките им проблеми. Бе пусната в ход красавата легенда за това как група амбициозни млади инженери създали този изключителен компютър „зад гърба на фирмата“. Отново прозрачност- тук потребителят би трябало да си помисли: „охо, а представяте ли си щом и самата фирма се заеме с това!“ На всички воли по-квалифицираните потребители, че това не е нищо ново, че PC-DOS не е нищо друго освен фризиран CP/M, че този компютър е изнервящо бавен, бе отговаряно: „Мълък, вие нищо не сте разбрали!“ Междувременно всевъзможен софтуер бе преработен за PC-DOS, IBM/PC вече се продаваше добре, след минимални промени бесъздадени PC/XT с твърд диск (та нали по същото време много добре се продава Apple II е, с диск и ProDOS, „ах, ужасно!“)... Като че ли всичко върви добре. Е, намират се „разни“, които продават съвместими компютри, нокакво от това? Безразличието на IBM се смени със зле прикрито раздразнение след появата на 8- и 10-магахерови варианти на XT, разработени отново от „кописти“, и едва ли не веднага след това фирмата прави стъпка, която трябвало да и даде гълтка въздух-разработен е XT/286. След пускането му на пазара обаче става ясно, че това е просто поредна кръгла-не може с прости подмяни на процесора с по-мощен да се изчистят недомисляния в системата. IBM вече е почти „узряла“ да започне разработка на нов, истински 16-разреден компютър. По същото време Apple мълчи подозирателно, при всиче че моделите и се продават добре. Днес вече със сигурност знаем какво се е случило: Apple решават да скъсят с 8-

разредната архитектура и да заложат на новата фамилия 68XXX на Motorola, а в IBM вземат поредното половинчично решение-трябва да се разработи нов компютър, но тога да е съвместим с XT. След това прозрение на управниците на IBM за конструкторите не остава нищо друго, освен съвестно да се потрудят. А те действително правят всичко, каквото могат, за да бъде изпълнено мъдрото предначертание и едновременно с това на системната платка да останат по-малко от 130 (!) корпуса IC. Да погледнем какво се е получило.

-Тактов генератор. Можебие по-правилнодасе говори за тактови генератори, защото освен системния на платката се е кротнал и един осцилатор на честота 14.31818 MHz-спомен за уникалната идея XT да работи синхронно с цветовата подносеща на NTSC. Системният генератореализиран е с I82284; работна честота 12 MHz, която след деление на две формира тактовия сигнал на микропроцесора. От процесорната такт след инвертиране, задържане по време на необходимия брой наносекунди (за целта се използват логически елементи от всички достъпни серии LS, S, ALS, F, AF), а в критичните места и с добавяне на RC групи се получават множество тактове и тактчата, които са абсолютно необходими за синхронизиране на всички онези сигнали, изглеждащи така добре в споменатите на Intel. Тактовият генератор 82284 поема и задачата за синхронизиране на сигнала RDY към процесора, а също и обработка на сигнала OWS. Няма да коментираме доколко въобще е помислено върху системна шина, по която с един сигнал може да се удължи процесорният цикъл, а с друг-да се скъсъи. -CPU. Според IBM-гвоздеят на програмата. Иначе казано-прехваленият I80286 и работещият съвместно с него аритметичен копроцесор I80287. Ако трябва да се говори сериозно, заложените при разработката на .286 идеи не са никаклоши. Е, ако някой се беше сетил да се откаже и от скъсяващото живота на програмистите сегментиране-това би бил чудесен процесор. Ако някое бе доразвил и идеята за работа в режим със защита и я бе довел до крайния и вариант (които, реализиран в процесорите на друга една фирма, се приема много добре от програмистите), това би бил прекрасен процесор. Помечтахме си, сега да видим как са стояли работите в AT 286. Напърв поглед-нишо особено. Буфери, регистри... Добре, ами този спарен чип LS646? Остъпък от XT, разбира се достъп до младшата част на данновата шина е осигурен и откъм старшата и част. Поглеждаме към копроцесора- управляващите му сигнали се

получават от една PAL, на входа на която постъпва „пъстър букет“ от сигнали. Съвместимост, съвместимост... Но най-интересното предстои.

-Контролер на шината. Да се каже, че I82288 е контролерът на системната шина, е най-малкото преувеличено. Поне защото освен него в управлението на шината участвуват още доста логически елементи, тригери, PAL, и т.н. Защото едно са примерите за изграждане на система с 80286, 82284, 82288- в споменатите вече споменати на Intel, а съвсем друго-реалният свят, с прибавени към него изисквания от типа „ама да може и иначе“.

-DMA контролер. Едно от най-интересните места в AT 286. В сравнение с XT е добавен още един чип 8237A-5. Самата идея старият (съществуващ и в XT) чип да продължи да работи по същия начин, а вторият контролер да бъде използван за 16-разредни трансфери очевидно е разумна. Напълно е разбираема и замяната на LS670 (4-разредни регистри за адреса на страниците за всеки от каналите за DMA) с LS612, който съдържа осем 8-разредни регистра. Абсолютно логично е и каскадното свързване на двата чипа. Но ето че се появява и въпросът: защо е решено двата чипа, имащи възможност да работят с такта на честота 5 MHz, да се трактват с честота 3 MHz, и то в система, имаща претенции да бъде „от ново поколение“, „с рязко повишена производителност“? Първото, което идваш на ум е, че на платката няма друг източник на подходяща честота. Е, не е възможно да имаш 5 MHz, да се трактуват с 3 MHz, и то във външна система, имаща претенции да бъде „от ново поколение“. Но... На всячко отгоре в „Hardware Reference“ на AT 286 не без гордост се споменава, че при предаване на контрола на шината от CPU на DMAC и обратно не се губело време за изпълнение на празни цикли на шината.

Браво!

-RAM. Може би большинството от претенциозните потребители на IBM са очаквали, че в PC/AT оперативната памет ще бъде с обем поне 640 Кбайта (надъннатаплатка). Да, амане. IBM са решили, че памет 512 Кбайта е повече от достатъчна. Който иска повече - да си плати допълнително за разширение. В подхода за събиране на тези 512 K пак прозира идеологията „виж там да стане някак“ - използванието DRAM чипове с организација 128 K x 1, а за никого не е тайна че това са просто памети 256 K x 1 с половин работеща матрица (или половин неработеща - ако се считат за леснистър). Ефикасно решение, когато се пестят центрове и се пият долари - отново се използват схеми за контрол по четност, ползата от които е повече от съмнителна. Реализацията на схемите и блоковете, поддържащи оперативната

памет, много напомня решенията на XT. Добре, че мултиплексирането на адресите за DRAM не е нищо друго освен мултиплексиране на адреси; иначе бихме били свидетели на поредно уникално по замисъла си решение. Променен е единствено механизъмът на опресняване - за целта се използва не канал 0 на „байтовия“ DMA контролер (чийто управляващи сигнали са изведени на допълнителния слот), а отделен брояч (74LS590), генериращ последователни адреси. Определено може да се счита за недостатък и липсата на каквато и да е защита на DRAM от прекратяване на опресняването, например при заемане на системната шина от външно устройство чрез сигнала MASTER.

- ROM. Ура! Вече няма място за ROM - BASIC! На дънната плата са поставени четири цокъла за EPROM. Два от тях са задължителни - в тях е записан BIOS. Като апаратурна реализация включването на ROM към XXX86 не дава възможност за многовариантни, и като челиповече коментари са излиши.


- Система за обработвана прекъсвания. Всеки, който е конструирал нещо работещо в слота на XT, се е сблъсквал с изключително забавната идея на IBM: всяка IRQ-линия, заета от дадено устройство да бъде колкото се може по-трудно използваема от друго устройство. Ама така е, като никой не се сътъп, че на IBM освен чипове с отворен колектор им трябват и такива с отворен емитер! Като резултат в PC/AT се появява втори 8259A, който изключително умело (разбирај - по единствено правилния начин) е включен каскадно със съществуваща в XT контролер. За запазване на съвместимостта една от заявките за прекъсване (IRQ 9) се използва (след програмно пренасочване) за поддържане на заетата от втория чип IRQ 2.

- Периферни схеми. Тук вече промените са по-големи и не толкова „коzметични“. Най-съществената е промяната в обслужването на клавиатурата и добавянето на real-time clock (RTC). Познатият на всички преместващ регистър, свързан към порт A на системния PPI в PC/XT, е изчезнал (ако и самият PPI, но за това - понятатък) и на негово място се е появил едночипов компютър 8042. С добавянето на 8042 се реализира и възможност за двустранно предаване на информация: не само от клавиатурата към системата, но и в обратната посока. При все че за нормално мислещ човек е трудно дали се представи за какво би могла да се използува втората възможност, IBM намират едно брилянтен решение: за светване и гасене на LED на клавиатурата и за промяна скоростта на autore-


peat. (?) След отпадане на необходимостта от обслужване на единствения 8-разреден порт присъстващ в XT PPI е сведен до 4-разреден изходен (ALS175) и 8-разреден входен порт (ALS244). Осемте ключета за конфигуриране на XT са отпаднали, а се задава единствено типа на видеоконтролера (CGA или MDA/Hercules) чрез една от свободните линии от портовете на 8042. Информация за конфигурацията на системата се съхранява в свободните 50 байта RAM на RTC. Една добра идея, реализирана не по най-добрия начин - на всички са познати проблемите по конфигуриране на PC/AT след изтощаване на батерията на RTC и липса на конфигурираща програма в по-старите версии на BIOS. За таймера няма да говорим, при него всичко си е по старому.

П.Петров
(следва)

P.S. Подготвяйки статията за IBM PC/AT решихме, че вместо да публикуваме доста тежката принципна схема на оригиналния AT би било по-добре читателите да се запознят с архитектурата и идеите, реализирани при разработката на компютъра. Затова тук ще видите само структурна схема, а в следващия брой ще публикуваме принципна схема на една наистина добре реализирана система с 80286, съвместима с PC/AT. Бихме могли още много да коментираме грешките и принципните ограничения, допуснати при създаването на PC/AT. Трудно разбирамо е, например защо при наличието на (така или иначе) по-мощен от този на XT DMA контролер стандартно поддържаният от AT BIOS контролер за твърд диск продължава да използва идеологията на междинно използване на секторен буфер. Може би това е продиктувано от необходимостта за достъп на схемите за CRC до данните от сектора при коригиране на евентуални грешки, но това би могло да стане и в системния RAM чрез реализираната (вече възможност за контрол на системната шина от външни устройства...). Както виждате, въпросите са свързани, и, задавайки първия, рискуваме да затънем в доста дълбоки води. Затова по-добре е да използваме мястото в списанието за нещо полезно, а именно - описание на сигналите на слотовете (което може би вече сте видели).



СТРУКТУРНА СХЕМА НА IBM PC/AT 286



предаване на управлението на системната шина от микропроцесора на DMA-контролера. По време на активното ниво на сигнала (лог. „1“) се извършва DMA-цикли за съответния канал.

-REFRESH (I/O)

Този сигнал индицира цикъл за опресняване на паметта. Може да бъде генериран и от устройството на 8x-чах. съединител. Сигналът е активно ниско ниво (лог. „0“).

TC (O)

Сигналът „Terminal Count“ информира устройството, заявило обслужване чрез DMA, за достигане на последен обмен при прехвърляне на блок от данни.

SBHE (I/O)

„Bus High Enable (System)“ индицира прехвърляне на данни по стария байт на системната шина (SD8-SD15). 16-разредните устройства използват SBHE за управление състоянието на данновите буфери, свързани към тази част от шината.

-MASTER (I)

Този сигнал може да бъде използван заедно с DRQ-линия за получаване на управлението на системната шина чрез следния механизъм: След заявяване на DMA-цикъл и получаване на подвърждане устройството сваля линията MASTER В ниско ниво (лог. „0“), при което буферите на системната платка освобождават шината. Един период на сигнала CLK след преминаването на MASTER В „0“ устройството може да разреши свояте буфери за адреси и данни, а след още един период - формирането на необходимите управляващи сигнали за четене или запис. Връщането на управлението към системната платка става в обратна последователност. Не се разрешава задържането на сигнала В лог. „0“ за повече от 15 микросекунди поради опасност от загуба на данни в DRAM.

-MEMCS16 (I)

Сигналът информира системната платка за претиране на текущото прехвърляне на данни като 16-разреден цикъл тип „памет“ с 1 състояние на изчакване. Трябва да бъде изработен от ИС с отворен колектор или с 3 състояния.

-I/OCS16 (I)

Сигналът информира системната платка за претиране на текущото прехвърляне на данни като 16-разреден цикъл тип „вход/изход“ с 1 състояние на изчакване. Ако адресираното устройство не формира този сигнал, системната платка регулира текущия цикъл на шината до гъвка последователни трансфера на байтове (вж. „SD0-SD15“).

OSC (O)

Тактов сигнал с честота 14.31818 MHz (период 70 nS) и коефициент на запълване 0.5. Сигналът не е

синхронен със системния такт.

OWS (I)

Сигналът „Zero Wait State“ се използва за приключване на текущия цикъл на шината без състояния на изчакване. Сигналът трябва да бъде получен чрез адресна дешифрация и разрешение от съответния сигнал за запис и/или четене и да се формира от ИС с отворен колектор или с 3 изходни състояния.

П.Петров

hNEWS

Intel за комбинацията CISC/RISC 8 бъдещия P5 чип

Бъдещия P5 CPU на Intel ще бъде смесица от RISC и CISC технологии или „Intel-CRISC“, както каза главният менажер на Intel Дейвид Хаус на неотдавнашния SCO форум на Unix потребителите. P5, който някои наблюватели казват, че ще се появи в средата на 1992 година като 586 чип, ще събържи елементи на RISC изпълнени елементи, подредени паралелно и изпълняващи всички инструкции, нямащи микроГод. „Инструкциите и данните ще намерим в чипа, а функциите с плаваща запетая ще бъдат също интегрирани елементи“, каза Д. Хаус. При наличието на 386 изпълнителен процесор е възможно чипът да изпълнява програми в protected mode.

Ако пълната 386 структура бъде завършена, то P5 ще поддържал един реален 8086. Вероятно 386 изпълнителен процесор ще работи независимо от RISC елементите.

Джон Мешей от Mips Computer Systems казва, че CRISC е по същество безмислиѧ. „Ако нещо изглежда като патица, ходи като патица и кряка като патица, то е патица“, каза Мешей. RISC чипът на Mips R4000 ще се конкурира с P5 на Intel. Две членови изходни точки за R4000, според Мешей от Mips са ноговите 16KB, съвместни със специализиран контрол (за мултипроцесиране) и 64 битова структура.

hNEWS

GaAs RAM чипове предлагат бързина и защита

McDonnell-Douglas започна разработка на фероелектрически галиево-арсений (GaAs) чип, който обещава да бъде комбинация от бързина и защита от електромагнитни смущения. Фероелектрически RAM е енергонезависим. Макар, че първоначалните приложения на FERRAM биха за външен монтаж, някои ден те биха заменили чиповете, използвани в персоналните компютри.

Изследователите неотдавна демонстрираха технология с 400-клемкова памет в своръженията на McDonnell-Douglas Electronic Systems в Santa Ana, (CA). Следващата сътърка, според програмния менажер Бил Гудеман е 4KB RAM чип с 16KB вариант. „Да преминем от 4KB към 16KB е лесно“, каза Гудеман. „Да преминем от 16KB все още е евидентиона сътърка“.

Най-блиският аналог на FERRAM вероятно е старата памет с феритна сърцевина, която предхожда полупроводниковата памет в компютрите. Както и при сърцевидната памет FERRAM запазва информацията когато захранването е изключено.

Сърцевидната памет съхранява информация посредством машинистка поляризация на миниаторни феритни торсици, а FERRAM - чрез електрическа поляризация на по-малки площи от феритни материали, имплантирани в GaAs субстрат.

FERRAM е сравнително бърза, с време за достъп по-малко от 10ns. Голямата атракция е новият имунитет към вредни вредни за съхраняването на информация космически излъчвания и други разсечни форми на радиация. В края на краишата, малабивите FERRAM биха станалиуниверсално средство за съхраняване на информация за персоналните компютри, заменивши енергозависимите DRAM и прекалено тежките и скъпи хард диск устройства в текущите микрокомпютри.

ДОГОВОР ЗА АБОНАМЕНТ

АБОНАТ /фирма, предприятие/

Име

Адрес (гр/с) ког

област община

ул. No

бл. бл. ем. мяа.

Тази бланка е договор за абонамент при обявените в него цени, само ако е изпратен по-късно от 25. 02. 1992 г. След тази дата стойността на абонамента и цената на броевете за ръчна продажба могат да бъдат променени.

DESIGN DESIGN DESIGN ТАЛОН ЗА БЕЗПЛАТНА ОБЯВА

Желя да публикувате 8 броя на сп. "DESIGN" (hardware) обява, съдържаща следния текст:

DESIGN DESIGN DESIGN

ВАЖНО ЗА ВСИЧКИ АБОНАТИ!

Редакцията на сп."DESIGN" (hardware) ще публикува реклами материал предоставени от всеки, притежаващ кътваници за абонамент за списанието. Стойността на рекламиата (по цени, дадени на 32 стр.) трябва да бъде скъбдасленна на сумата, внесена за абонамент. Желателно е рекламият материал да е в графичен оригинал 1:1 или четвърто написан текст с указания за макет. Редакцията ще публикува само реклами пригответи с писмо, съдържащо имената, точния адрес на абоната и номера на кътванициата, с които е нападен абонаментта.

hNEWS

Избрани представители на Notebook Mac от Apple през октомври, новия Notebook 2000 на Outbound Systems (Boulder, CO) предоставя алтърнатива на хората, желаещи подвижен Mac.

Outbound машината - така наречената „мидиен черупка“, използваща оригинален Mac ROM, има размери 8.5, на 11, на 2.5 инча и тежи около 6 фути.

10 инчов LCD е по-бърз от он, кой да е друг по-скъпа система Outbound (мака наречената lunchbox). Започващи от базовата машина с 20MHz 68000 процесор, 2MB RAM и SuperDrive за 2899\$, ще можете да преминете към 33MHz 68030, 4MB RAM, SuperDrive и 60MB вътрешен хард драйв за 4299\$.

ДОГОВОР ЗА АБОНАМЕНТ

за списание DESIGN (hardware)

Желая да се абонирам за сп. DESIGN (hardware) за следния период по действащите за 01.01.1992 г. цени (отбележете желаните квадратчета с X):

За периода:

- 68.20 за ЕДИНАДЕСЕТ броя (февруари-декември 1992 г.)
 31.00 за ПЕТ броя (февруари-юни 1992 г.)

Сумата е преведена с пощенски запис, изпратен на адреса на редакцията Варна 9000 П.К. 272 сп. DESIGN (hardware), с разписка номер на името на Константин Илиев Щерев, на 1991 г.

DESIGN DESIGN DESIGN

ТАЛОН ЗА БЕЗПЛАТНА ОБЯВА

С този талон вие можете да поместите на страниците на сп. „DESIGN“ (hardware) бесплатно обява в размер на 15 думи. В тях се включват и евентуалните имена, адреси и др. данни за комуникация. Срокът за изпращане на талона е до 10-то число на месеца в който ще се публикува обявата.

КСЕРОКОПИЯ НА ТАЛОНА НЕ СЕ ПРИЕМАТ!

DESIGN DESIGN DESIGN

ОТНОСЧО АБОНАМЕНТА

Редакцията на сп. „DESIGN“ (hardware) убедомява своите читатели, че те могат да се абонират за списанието по бързо време на годината. В отпечатанието на тази страница договор за абонамент са указаны цените на абонамента до края на текущото шестмесечие и на искущата година. Срокът на изпращане на договора е до момента на излизане на следващия брой (около 1 месец).

Напомняме ви, че поради липсата на централизирана мрежа за разпространение, на техническа литература, единственият сигурен начин да получавате вашето любимо списание за скромотехника и хардуер е абонамент!

ЧЕТЕТЕ

В DESIGN (Hardware)

02/92

IBM PC/XT-12 MHz.(juko)

68705 програматор

EGA - продължение

VDC-3 - схема

IBM PC/286 - продължение

Захранващо устройство за

APPLE

Видеогенератор на буквено-цифрово изображение

ОЧАКВАМЕ

Вашата реклама

на страниците на сп. DESIGN (hardware).

Цената за един квадратен сантиметър е както следва:

- на 1 страница	- 8 лв.
- на 2 или 3 корица	- 10 лв.
- 4 цвята	- 15 лв.
- на 4 корица	- 4 цвята
	- 20 лв.

за един допълнителен
цвят + 10 %.

Отстъпки:

- за три последователни броя	- 5 %.
- за шест последователни броя	- 10 %.
- за цяла страница	- 5 %.

ЗА СПЕЦИАЛИСТИ И ЛЮБИТЕЛИ В ОБЛАСТТА НА ЕЛЕКТРОНИКАТА

В магазин "ПЕГАС"

ще намерите богата гама електронни компоненти и изделия на електрониката и електротехниката, части за аудио и телевизионна техника.

ВАРНА ул."Любен Карабелов" №30 (заг ИУ) тел. (052) 25-94-69

фирма
ИНТЕГРИРАНИ КОМПЮТЪРНИ СИСТЕМИ
ПРЕДЛАГА

Monitors

1. 14" Hercules Monitor
2. 14" Super VGA 1024x768 Color Monitor
3. 14" Multisync 1024x768 Color Monitor
4. 20" Multisync 1024x768 Color Monitor
5. 20" Multisync 1280x1024 Color Monitor

Video Cards

1. Hercules M/G/P Card
2. VGA Card 256K
3. Super VGA Card 168/512K (1024x768 - 16 colors)
4. Super VGA Card 168/1M (1024x768 - 256 colors)
5. ET 4000 1024x768, 256 colors
6. ET 4000 800x600, 32768clr., 1280x1024 16 clr.
7. TIGA 1280x1024, 16 colors (Up to 2MB RAM) (with TI 34010-60MHz graphics processor)

Mother Boards

1. 12MHz 286 M/B W/1MB RAM
2. 16MHz 286 M/B W/1MB RAM
3. 6MHz 386DX M/B W/2MB RAM
4. 20MHz 386SX M/B W/2MB RAM
5. 25MHz 386DX M/B W/2MB RAM Non Cache
6. 33MHz 386DX M/B W/2MB RAM W/64KB Cache
7. 33MHz 486DX M/B W/4MB RAM W/64KB Cache
8. 33MHz 486DX M/B W/8MB RAM W/256KB Cache
9. 1MB RAM

Math Coprocessors

1. 80287-12MHz Math Coproc. Intel
2. 80287-16MHz Math Coproc. Intel
3. 80387-16MHz Math Coproc. Intel
4. 80387-25MHz Math Coproc. Intel
5. 80387-25MHz Math Coproc. Cyrix
6. 80387-33MHz Math Coproc. Intel
7. 80387-33MHz Math Coproc. Cyrix

Printers

1. HDP-920 .9Pin, 136Col, 180 CPS
2. NX 1500 .9Pin, 132Col
3. FX 1050 .9Pin, 132Col, 220 CPS
4. LQ-1050 24Pin, 136Col, 180 CPS
4. LQ-2550 24Pin, 132Col, 324 CPS

Scanners

1. Handy Scanner BW 400 DPI
2. Handy Scanner BW 800 DPI
3. UF32 A4 Desktop BW Scanner
4. UF300 A4 Desktop Color Scanner
5. CHS4000 Handy Color Scanner, DFI
6. GS-C105 Plus Handy Color Scanner, Genius
7. GS-FC30 A4 Color Scanner, Genius

Plotters


1. DXY - 1100 A3 Plotter
2. DXY - 1200 A3 Plotter
3. DXY - 1300 A3 Plotter
4. DPX - 3500 A1 FLAT BED Plotter
5. GRX - 300AR A1 ROLLER Plotter
6. GRX - 400AR A0 Plotter
7. GT-1212A A3 Digitizer

USD	Modems		
164	1. Modem Card 2400 BPS	(Prodem 2400CM)	125
380	2. Modem Card 2400/ Send Fax	(Prodem 2400H)	150
510	3. Fax/ Modem Card 9600 BPS	(Hidem 9600CM)	195
1550	2. External Modem 2400 BPS	(Prodem 2400M)	170
1690	5. External 2400 BPS Async/Sync	(Hidem 2400)	170
	6. External 9600 BPS Async/Sync	(Hidem 9600M)	730
UPS			
18	1. 300W/500VA		336
55	2. 500W/800VA		426
80	3. 1000W/1500VA		840
100			
125			
150			
650			
Hard Disk Drives/ Controllers			
130	1. 40MB AT BUS ST-157A		240
140	2. 52MB AT BUS Quantum		275
295	3. 80MB AT BUS ST-1102A		380
330	4. 120MB AT BUS Quantum		460
450	5. 160MB AT BUS Quantum		810
563	6. 330MB SCSI Seagate		825
995	7. 660MB SCSI Seagate		1330
1340	9. 770MB SCSI Fujitsu		1970
50	10. AT BUS HDC/FDC		2100
	11. ADAPTEC 1542B SCSI		345
Tape Drives/ Controllers			
115	1. 60MB Tape Drive (W/0ICL-02 Longshine)		490
115	2. 150MB Tape Drive (W/CNTRL Longshine)		660
185	3. 60MB Tape Drive (W/CNTRL Software, Tape (Teac)		680
278	4. 50MB Tape Drive SCSI 70/ CNTRL and Tape (Teac)		930
230	5. ADAPTEC 1542 SCSI CNTRL		345
278	6. 60MB Cassette Tape (TEAC)		37
	9. 150MB Cassette Tape (TEAC)		50
Mice			
250	1. MS Mouse		20
	2. Genius 6+ Mouse		42
	3. GMF-303		52
	4. Genius Trackball Mouse		58
Other			
140	1. 360KB 5.25" Diskette		.48
283	2. 1.2MB 5.25" Diskette		.72
1450	3. 720KB 3.5" Diskette		.72
1830	4. 1.44MB 3.5" Diskette		1.63
390	5. Disk Box (5.25" X 50PCS)		8
470	6. Disk Box (5.25" X 100PCS)		9
	7. Light Pen		80
	8. Joystick		10
	9. 14" Screen Filter		13
	10. 20" Screen Filter		22
Ethernet Cards			
1190	1. ETHER-8+ (NE1000)		96
1690	2. ETHER-16+ (NE2000)		105
6390	2. DE-100+ (D-LINK)		155
4790	2. DE-150+ (D-LINK)		155
5950	2. DE-200+ (D-LINK)		172
280	6. LAN-SNART Software (for D-LINK)		350
	7. Netware 3.11 30 Users		2750
	8. BNC Connector		1
	9. T Connector		1.5
	10. Cable (USD/m)		7



INTEGRATED COMPUTER SYSTEMS
P.O. Box 272 Varna-9000 Bulgaria
tel (052) 25-52-88 fax (052) 24-40-30
3A (052) 25-52-88 fax (052) 24-40-30

CIRCLE UP IN FBU SYSTEMS -



YOU
CAN
NEVER
GO
WRONG
WITH
YOUR
CHOICE!!!



DISTRIBUTOR FOR BULGARIA-
INTEGRATED COMPUTER SYSTEMS
P.O. Box 272 Varna-9000 Bulgaria
tel (052) 25-52-88 fax (052) 24-40-30

3A Cerfua tel. 20 7300