


ХРДЧЕР

КОНТРОЛЕР ЗА ФЛОПИДИСКОВО УСТРОЙСТВО

БОРИСЛАВ ЗАХАРИЕВ



КЪМ

ПРАВЕЦ - 8Д

Притежателите на Правец-8Д сигурно разбират защо се заех с разработка на този контролер и на дисковата операционна система ДОС-8Д. За известадалите потребители на домашния компютър са очевидни предимствата на флоопидисковото устройство (ФДУ) пред касетофона. Но на ФДУ не бива да се гледа само като на бърз и надежден касетофон. Новото при работа с ДОС-8Д е логическият достъп до данните, който превърща Правец-8Д от домашен в полупрофессионален компютър.

Преди подробното разглеждане на устройството ще направя следните уточнения:

- контролерът и ДОС-8Д са разработени по едно и също време. Не става дума за написване на операционна система при вече съществуващ контролер или обратното;
- още с първия поглед върху принципната схема специалистът ще се усмихне снизходително: "С такива интегрални схеми ние още преди 10 години...". Аз бих отговорил, че такава ми е целта, защото това устройство ще се изработва в домашни условия и едва ли читателите ще се зарадват, ако им демонстрирам, че познавам дефицитните интегрални схеми. Има още една причина - когато преди две години като студент отворих шкафчето си с радиочасти, не открих други схеми! Наистина този контролер може да се изпълни по много начини, но всичките ще реализират една и съща идея. Схемата, която ви предоставям, работи безотказно почти две години.
Поради гореспоменатите причини флоопидисковото разширение,

което ще се произвежда в Правец, има напълно различно схемно решение, макар че двата контролера изпълняват една и съща функция. Ако нямаете възможност да изработите предоставената платка, не се отчайвайте. С малко повече желание и търпение бихте могли да реализирате схемата върху монтажна платка.

Не предоставям принципна схема на захранващия блок, нека всеки сам да реши този проблем според възможностите си върху умислено оставеното свободно място на платката. Изискванията към захранващите напрежения са следните: +5 V, 5%, 1A ; +12 V, 5%, 1A ; -12 V, 10%, 50mA . Стойностите на токовете са завишени.


Някои ФДУ работят при значително по-малък ток, други не използват -12 V. Всъщност изискванията към напрежението -12 V не са високи. Може да спестите стабилизаторната интегрална схема 7912, като поставите само един цепнеров диод за 12 V. За напрежениета +5 V и +12 V е най-добре да

използвате съответно интегрални стабилизатори 7805 и 7812.

ОПИСАНИЕ НА СХЕМАТА

Схемата на устройството се състои от две печатни платки. Върху по-малката са разположени три буферни интегрални схеми: 74LS245 - за данни от D0 до D7 и два буфера 74LS365 за адресите от A0 до A7, тактовата поредица Ф2, и сигналите R/W и I/O. Буферирането се налага поради това, че на кушлунга за разширение на Правец-8Д са изведени небуферирани сигналите от микропроцесора. Описаното устройство би могло да работи и без тази буферна платка, но тогава дължината на свързвания кабел не трябва да превиши 10 см! Двете буферни интегрални схеми 74LS365 са разрешени непрекъснато, докато двупосочният буфер 74LS245 се разрешава само тогава, когато изработеният от микропроцесора адрес е в областта от \$310 до \$3FF. Това са работните адреси на устройството. Областта от \$300 до \$30F остава занета от гъвкавия интерфейсен адаптер VIA 6522 (намиращ се в компютъра). Сигналът за разрешаване на буфера за данни 74LS245 се използва и като сигнал за забрана на VIA. Той се подава към перо 6 от кушлунга за разширение на Правец-8Д.





вец-8Д (I/O Control). Сигналът R/W от микропроцесора се буферира и подава към входа Direction на буфера за данни. По този начин се управлява посоката на обмен между компютъра и устройството.

Малката буферна платка се свързва посредством плосък кабел към втората платка. Върху нея са поместени шест интегрални схеми и куплунг, в който се присъединява стандартният ФДУ контролер. Това е същият ФДУ контролер, както при Правец-82. Нещо повече, от него могат да липсват двета PROM-а, в които е записана програмата, зареждаща нулевия сектор от нулевата пътечка на дисковата. Куплунзите за присъединяване на ФДУ се намират върху ФДУ контролера. ДОС-8Д поддържа до

две дискови устройства, така че ако ги имате, може да ги използвате.




Какви функции изпълняват отделните интегрални схеми? Най-напред ще ви успокоя, че ако не намерите схеми от LS серията, не бързайте да се отказвате. Всички схеми от втората платка (без EPROM-а) могат да бъдат от нормалната TTL серия.

Един от инверторите на интегралната схема 74LS04 е предназначен за сигнала I/O, идващ от компютъра. Този сигнал е с активно ниско ниво (логическа нула) когато адресът, изработен от микропроцесора, е в областа от \$300 до \$3FF. След инвертиране сигналът I/O служи за изработване на други управляващи сигнали. С четири

инвертора и две четириходови схеми И-НЕ, свързани към адресните шини A4, A5, A6 и A7, се дешифрират две адресни пространства: от \$300 до \$30F и от \$310 до \$31F. Сигналът, получен при дешифрирането на второто адресно пространство, се инвертира още веднъж с един от инверторите и се използва при получаването на сигнала Device Select (перо 41 от куплунга за ФДУ контролера). С три тривходови схеми И-НЕ се получават сигналите:

- вече споменатият Device Select, който преминава в активно ниско ниво в адресното пространство от \$310 до \$31F по време на Ф2;

- I/O Control с активно ниско ниво в адресното пространство от \$310 до \$3FF по време на Ф2. Из-



ползва се за разрешаване на двупо-
сочния буфер за данни 74LS245 (на
малката платка) и за забрана на
VIA 6522 (в компютъра);

- Chip Enable с активно ниско ни-
во в адресното пространство от
\$320 до \$3FF. Не е тактуван с Ф2.
Използва се за разрешаване на
EPROM-а, в който е записана
програмата за първоначално за-
реждане.

Разрешаващият изходните буфе-
ри на EPROM сигнал Output
Enable се получава чрез инверти-
рането на тактовата поредица Ф2.


Странното на пръв поглед двук-
ратно инвертиране на адресния
сигнал А0 е необходимо за надеж-
дна работа на адресируемия L-
тригър 74LS259, намиращ се на
ФДУ контролера. А0 е всъщност
стойността на бита, който ще се за-
пише в тригера, а адресните шини
A1, A2 и A3 определят в кой от
осемте тригера ще се запише тази
стойност. Чрез двукратно инвер-
тиране се получава необходимото
закъснение на А0, т.к. стойността
на А0 се фиксира с предния фронт
на сигнала Device Select, който съ-
що е получен с известно закъсне-
ние. При преден фронт на Device
Select, всъщност при заден фронт
на Ф2, съдържанието на адресните
шини започва да губи валидността
си.

Специално внимание е отделено
на изработването на асиметрич-
ния тактов сигнал Q3 с честота 2
MHz. Този сигнал се генерира от
Ф2 с помощта на два моновибра-
тора - схемата 74LS123. Поради не-
симетричността на поредицата Ф2
при Правец-8Д, стойностите на
резисторите, а оттам и на време-
ната на всеки от моновибратори-
те, са различни. При посочените
стойности на резисторите и кон-
дензаторите не би трябвало да въз-
никнат проблеми при пускане на
схемата. Ако все пак цялото уст-
ройството не заработи, ви съвет-
вам да насочите вниманието си в
това звено. При наличие на осци-
лоскоп лесно може да контролира-
те формата на сигнала Q3 в зави-
симост от стойностите на резисто-



рите. Лично аз бях поставил два тример-потенциометъра, с чиято помощ (без осцилоскоп) оживих генератора. Ето приблизителни форми на сигналите Φ_2 и Q_3 :

Фиг. 1 ➤



Временните съотношения в сигнала Q_3 не са от съществено значение. По-важно е наличието на фронтовете.

Адресите от \$310 до \$31F (Device Select) не отговарят на клетки от паметта. Те се дешифрират от споменатата схема 74LS259, намираща се върху ФДУ контролера и предизвикват следното действие:

Таблица ➤

Паметта EPROM 2716 се чете в адресното пространство от \$320 до \$3FF. (Това адресно пространство е на микропроцесора, а не на EPROM!) Както сами може да си направите сметка, от всичките 2048 байта се използват само 224, т.е. от наличните осем страници по 256 байта се използва само нулевата и то не цялата. Ето защо адресните шини A8, A9 и A10 на EPROM-а са свързани към маса.


Внимание! Информацията в EPROM трябва да се запише от начален адрес \$20 до \$FF. Съществува възможност записът в EPROM да се извърши и от друг начален адрес, например \$520, но в този случай адресните шини A8, A9 и A10 трябва да се свържат съответно към +5V, маса, +5V (101 е числото 5 в двоичен вид).


ИЗПОЛЗВАНИ ЕЛЕМЕНТИ

За повечето интегрални схеми вече стана дума. Някои от тях допускат голям брой аналоги и не са претенциозни по отношение на параметрите си. Ето списъка на необходимите елементи:

- \$310 - Изключване на фаза 0 на стъпковия двигател
- \$311 - Включване на фаза 0 на стъпковия двигател
- \$312 - Изключване на фаза 1 на стъпковия двигател
- \$313 - Включване на фаза 1 на стъпковия двигател
- \$314 - Изключване на фаза 2 на стъпковия двигател
- \$315 - Включване на фаза 2 на стъпковия двигател
- \$316 - Изключване на фаза 3 на стъпковия двигател
- \$317 - Включване на фаза 3 на стъпковия двигател
- \$318 - Изключване на двигателя на шпиндела
- \$319 - Включване на двигателя на шпиндела
- \$31A - Избор на първо дисково устройство
- \$31B - Избор на второ дисково устройство
- \$31C - Стробиране на регистъра за данни
- \$31D - Регистър за данни
- \$31E - Избор на режим "Четене"
- \$31F - Избор на режим "Запис"


| Интегрални схеми | Възможни аналоги | Тип на схемата | Брой |
|---------------------|--|----------------------|------|
| 74LS00 | 7400, K555ЛА3, K155ЛА3 | 4 двувходови И-НЕ | 1 |
| 74LS04 | 7404, K555ЛН3, K155ЛН3 | 6 инвертора | 1 |
| 74LS10 | 7410, K555ЛА4, K155ЛА4 | 3 тривходови И-НЕ | 1 |
| 74LS20 | 7420, K555ЛА1, K155ЛА1 | 2 четириходови И-НЕ | 1 |
| 74LS123 | 74123, K555АГ3, K155АГ3 | 2 моновибратора | 1 |
| 2716 | 2516 | EPROM 2k x 8 bit | 1 |
| 74LS365 | 8T97, MC6887, 1ЛП6887 | 6 еднопосочни буфера | 2 |
| 74LS245 | | 8 двупосочни буфера | 1 |
| <hr/> | | | |
| Резистори: | 2.2 k Ω 1 бр. 3.6 k Ω 1 бр. 6.8 k Ω 1 бр. | | |
| Кондензатори: | 180 pF 2 бр. 150 nF 8 бр. (фильтрови) | | |






**Страна
спойки**

**Страна
елементи**





На платките са предвидени отвори за четири куплунга. Двата са двуредови 2 x 17 пера със стъпка 1/10 инча (2.54 mm) и са предназначени за включване на плоския кабел, свързващ двете платки на устройството. Самият тридесет и четири проводен кабел трябва да има в двета си края съответни куплунзи. Ако сте затруднени с намирането им, може да запоите краишата на плоския кабел в отворите за куплунзите върху платките. Но в този случай трябва да предвидите надеждно закрепване на кабела, иначе ще се налага често да хвашате поясника. Куплунгът, осъществяващ връзката на малката платка с Правец-8Д, е куплунгът (слот) за ФДУ контролера са "задължителни". Вторият е познатият ви от Правец-82 двуредов куплунг с 2 x 25 пера.

Куплунгът, включващ се в Правец-8Д е двуредов с 2 x 17 пера, като при това има изводи за запояване в платка. Ако не си набавите такъв, ще ви опиша как да го направите (като си го направих и аз). Вземете куплунг от Евро-платка, който е триредов. Най-напред отрежете парче от него с три реда по

17 пера, а после отрежете единия ред. Доформете куплунга с пила, така че да се включва и изключва в компютъра без затруднения. Изводите, стърчащи от куплунга, ги огънете и запоете към малката платка.

Описание на програмата за първоначално зареждане

ДОС-8Д е сложна програма на машинен език с дължина около 9 Кбайта. Тя е предназначена да работи в оперативната памет на Правец-8Д, като "се грижи" за всички дискови операции. С включването на компютъра обаче в оперативната памет няма никакви програми. Необходимо е ДОС-8Д да се зареди от дискетата и да и се предаде управлението. Зареждането става на три етапа. При първия етап се зарежда нулевият сектор от нулевата пътечка. Това именно се прави от програмата за първоначално зареждане, намираща се в EPROM-а на устройството. Нулевият сектор с дължина 256 байта се помещава в адресното пространство от \$B800 до \$B8FF от оперативната памет на Правец-8Д. Това е също програма на ма-

шинен език, с чиято помощ се зареждат още 9 сектора от дискетата (втори етап), а именно сектори от 1 до 9, намиращи се върху нулевата пътечка. Заредените сектори представляват подпрограмата RWTS от ДОС-8Д, която осъществява физическите четене и запис на сектор от върху дискета. RWTS осъществява окончателното зареждане на ДОС-8Д (трети етап) в оперативната памет на компютъра.

При изпълнение на командалата CALL 800 от Бейсик или на еквивалентната CALL #320 управлението се предава на програмата в EPROM. Нейните функции са:

- в областта от \$B456 до \$B4FF построява динамична трансляционна таблица за превръщане на прочетените кодове от дискетата в шестбитови стойности;

- установява режим на четене, избира първо ФДУ и го стартира;

- придвижва главата със 72 пътечки навън, за да се осигури сигурен достъп до нулевата пътечка. В резултат се чува характерен стържещ звук;



- установява параметри за прочитане на нулевия сектор от нулева пътешка;
- прочита сектор 0, пътешка 0 с помощта на подпрограмата за четене на сектор с начален адрес \$36D;
- извършва преход към адрес \$B800 (от току-що прочетения сектор) за осъществяване на втория етап от зареждането на ДОС-8Д.

Поради различни хардуерни съображения, записът на информация върху дискетата се извършва след предварително кодиране. За информацията в адресните полета се извършва т. нар. "4 + 4" кодиране, при което четири бита се кодират с един байт, оттук и понятието "двоен байт" (виж коментарите на

програмата). Информацията в полето за данни се кодира по метода "6 + 2", при който шест бита полезна информация се кодират с един байт. Така за един сектор от 256 байта, върху диска се записват $256 \times 8 / 6 = 341$ байта плюс контролна сума, общо 342 байта. При прочитането на сектор програмата за първоначално зареждане разполага 256 байта в областта от \$B800 до \$B8FF, а останалите $342 - 256 = 86$ байта в областта от \$B400 до \$B455 - преди транслационната таблица. Следва прекодиране на информацията от двете области и записването ѝ в буфера от \$B800 до \$B8FF. Тези 256 байта са съдържанието на прочетения сектор. При работата

си ДОС-8Д прекодира информацията по аналогичен начин, но в специално предназначени за това буфери.

Искам да изкажа благодарност на съпругата ми Русалина, помогнала ми при оформянето на този материал. Благодаря и на Венцислав Гъльбов от ИСП, с чиято помощ бях изработен графичните оригинали на платките.

ПРЕДУПРЕЖДЕНИЕ НА РЕДАКЦИЯТА: Документацията за контролера може да бъде използвана само за лични нужди, но не и за производство и разпространение с търговски цели.

```

1      *****
2      *
3      * ПРОГРАМА А ЗА ПЪРВОНАЧАЛНО *
4      *
5      * ЗАРЕЖДАНЕ НА ДОС-ВА *
6      *
7      * ОТ БОРислав ЗАХАРНЕВ *
8      *
9      *****
10
11      ORG $320
12
13      * ПРОГРАМАТА ТРЯБВА ДА СЕ ЗАПИШЕ
14      * В EPROM С НАЧАЛЕН АДРЕС $20
15
16      * АДРЕСИ НА ФДУ КОНТРОЛЕРА
17
18      DEVICE    = $0310 ;ФДУ КОНТРОЛЕР
19      PHON     = DEVICE+1 ;ВКЛЮЧВАНЕ НА ФАЗА 0
20      MOTON    = DEVICE+9 ;ВКЛЮЧВАНЕ НА МОТОРА
21      DRIVE1   = DEVICE+6A ;ПЪРВО ФДУ
22      IO       = DEVICE+8C ;СТРОБ БУФЕР ДАННИ
23      READ     = DEVICE+9E ;РЕЖИМ "ЧЕТЕНЕ"
24
25      * АДРЕСИ ОТ ПАНЕТТА НА ПРАВЕЦ-ВА
26
27      NIBBLE   = $B400 ;ТРАНСЛАЦИОННА ТАБЛИЦА
28      SECTO    = $B800 ;БУФЕР ЗА СЕКТОР 0,ПЪТЕЧКА 0
29
30      SEI      ;ЗАБРАНА НА ПРЕКЪСВАНИЯТА
31      CLD      ;ИЗВЕРЧЕН РЕЖИМ
32
33      * СЪЗДАВАНЕ НА ТРАНСЛАЦИОННА ТАБЛИЦА
34      * ЗА ПРЕОБРАЗУВАНЕ НА ПРОЧЕТЕНИТЕ КОДОВЕ
35      * ОТ АНКЕТАТА В ШЕСТИБИТОВИ СТОЛНОСТИ
36
37      LDY $800
38      LDX $803
39      LOOP    STX $78 ;РАБОТНА КЛЕТКА
40      TXA
41      ASL
42      BIT $78

```

| | | | |
|----------------|----|--------------------------------------|------------------------|
| 0320: F0 10 | 43 | BED B8E | |
| 032E: 05 78 | 44 | DRA \$78 | |
| 0330: 49 FF | 45 | EOR #\$FF | |
| 0332: 29 7E | 46 | AND #\$7E | |
| 0334: B0 08 | 47 | NE BCS B8E | |
| 0336: 4A | 48 | LBR | |
| 0337: D0 FB | 49 | BNE NE | |
| 0339: 98 | 50 | TYA | |
| 033A: 9D 56 B4 | 51 | STA NIBBLE+\$36,X | |
| 033D: C8 | 52 | INY | |
| 033E: E8 | 53 | BSE INX | |
| 033F: 10 E5 | 54 | BPL LOOP | |
| | 55 | * ТАБЛИЦА Е СЪЗДАДЕНА! | |
| | 56 | * СЛЕДВА ИНИЦИАЛИЗАЦИЯ НА ФДУ | |
| | 57 | | |
| 0341: 2C 1E 03 | 58 | BIT READ | ;РЕЖИМ "ЧЕТЕНЕ" |
| 0344: 2C 1C 03 | 59 | BIT IO | ;НУЛИРАНЕ НА БУФЕРА |
| 0347: 2C 1A 03 | 60 | BIT DRIVE1 | ;ИЗБОР НА ПЪРВО ФДУ |
| 034A: 2C 19 03 | 61 | BIT MOTON | ;ВКЛЮЧВАНЕ НА МОТОРА |
| | 62 | | |
| 034D: A2 00 | 63 | LDX \$800 | ;ПРИДВИЖВАНЕ НА |
| 034F: B0 48 | 64 | LDY \$448 | ;ГЛАВАТА 72-ПЪТЕЧКА |
| | 65 | BACK CMP DEVICE,X | ;НАЗАД, ЗА ДА СЕ |
| 0351: DD 10 03 | 66 | TYA | ;ГАРАНТИРА |
| 0354: 98 | 66 | 0355: 29 03 | ;ПОЗИЦИОНИРАНЕТО |
| 0357: 0A | 67 | AND #\$03 | ;ВЪРХУ НУЛЕВА |
| 0358: AA | 68 | ASL | ;ПЪТЕЧКА. |
| 0359: DD 11 03 | 69 | TAX | |
| | 70 | CMP PHON,X | |
| | 71 | | |
| 035C: A2 0A | 72 | LDX \$80A | ;НУЛИРАНЕ НА РАБОТИМ |
| 035E: D6 76 | 73 | NOTO DEC \$76,X | ;КЛЕТКИ ЗА ДОС-ВА |
| 0360: D0 FC | 74 | BNE NOTO | ;И ЕАНОВРЕМЕННО |
| 0362: CA | 75 | DEX | ;ИЗЧАКВАНЕ ОТ 20 MS |
| 0363: 10 F9 | 76 | BPL NOTO | ;МЕДУ ПЪТЕЧКИТЕ. |
| 0365: AA | 77 | TAX | |
| 0366: BB | 78 | DEY | |
| 0367: 10 E8 | 79 | BPL BACK | |
| | 80 | | |
| 0369: A9 B8 | 81 | LDA #4B8 | ;СТАРМА ЧАСТ НА АДРЕСА |
| 036B: B5 77 | 82 | STA \$77 | ;НА БУФЕРА ЗА TO/S0 |
| | 83 | | |
| | 84 | * ПОДПРОГРАМА ЗА ПРОЧИТАНЕ НА СЕКТОР | |
| | 85 | | |
| 036D: 18 | 86 | RSECT CLC | |

| | | | | |
|----------------|-----|-------|-------------------|------------------------------|
| 036E: 08 | 87 | RSCT1 | PHP | |
| 036F: AD 1C 03 | 88 | PL1 | LDA IO | ;ЧЕТЕНЕ НА |
| 0372: 10 FB | 89 | | BPL PL1 | ;ТРИ ПОСЛЕДНИТЕ ЕМ |
| 0374: 49 D5 | 90 | NE2 | EOR \$0D5 | ;БАНТА ОТ АНКЕТАТА. |
| 0376: D0 F7 | 91 | | BNE PL1 | ;АКО ТЕ СА DS/AA/96 |
| 0378: AD 1C 03 | 92 | NE1 | LDA IO | ;-- НАЧЕРНО Е |
| 037B: 10 FB | 93 | | BPL NE1 | ;ИНАМАН НА |
| 037D: C9 AA | 94 | | CMP \$0AA | ;АРЕСТ ДОНЕ. |
| 037F: D0 F3 | 95 | | BNE NE2 | |
| 0381: EA | 96 | | NOP | |
| 0382: AD 1C 03 | 97 | PL2 | LDA IO | |
| 0383: 10 FB | 98 | | BPL PL2 | |
| 0387: C9 96 | 99 | | CMP \$096 | |
| 0389: F0 09 | 100 | | BNE ET1 | |
| 038B: 28 | 101 | | PLP | |
| 038C: 90 DF | 102 | | BCC RSECT | |
| 038E: 49 AD | 103 | | EOR \$0AD | ;АКО ПОРЕАДВАТА Е |
| 0390: F0 25 | 104 | | BNE LB1 | ;DS/AA/AD - НАЧЕРНО Е |
| 0392: D0 89 | 105 | | BNE RSECT | ;НАЧАЛО НА ПОЛЕ АДНМ. |
| | 106 | | | |
| 0394: A0 03 | 107 | ET1 | LDY \$003 | ;ПРОЧИТАНЕ НА |
| 0396: 85 7C | 108 | ET2 | STA \$7C | ;ЧЕТИРИ "ДОЛЪГИ" БАНТА, |
| 0398: AD 1C 03 | 109 | PL3 | LDA IO | ;ОТ КОНТО СЕ ПОЛУЧАВАТ |
| 039B: 10 FB | 110 | | BPL PL3 | ;ТОМТ, ПЪТЕЧКАТА Н |
| 039D: 2A | 111 | | ROL | ;СЕКТОРЪТ |
| 039E: 85 78 | 112 | | STA \$78 | |
| 03A0: AD 1C 03 | 113 | PL4 | LDA IO | ;АКО ГЛАВАТА Е |
| 03A3: 10 FB | 114 | | BPL PL4 | ;ПОЗИЦИОНIRANA |
| 03A5: 25 78 | 115 | | AND \$78 | ;ВЪРХУ СЕКТОРА, |
| 03A7: 88 | 116 | | DEY | ;ЧИЩОТО НОМЕР Е |
| 03AB: D0 EC | 117 | | BNE ET2 | ;В КЛЕТКА \$79, |
| 03AA: 29 | 118 | | PLP | ;А НОМЕРА НИТ НА ПЪТЕЧКАТА |
| 03AB: C9 79 | 119 | | CMP \$79 | ;СЪВЛАДА С НОМЕРА В |
| 03AD: D0 BE | 120 | | BNE RSECT | ;КЛЕТКА \$70 - СЕКТОРЪТ |
| 03AF: A5 7C | 121 | | LDA \$7C | ;СЕ ПРОЧИТА В БУФЕР |
| 03B1: C9 70 | 122 | | CMP \$70 | ;С НАЧАЛЕН АДРЕС |
| 03B3: D0 B8 | 123 | | BNE RSECT | ;В КЛЕТКИ \$76 Н \$77. |
| 03B5: 80 B7 | 124 | | BCC RSCT1 | |
| | 125 | | | |
| 03B7: A0 56 | 126 | LB1 | LDY \$056 | ;ПРОЧИТАНЕ НА 85 БАНТА |
| 03B9: 84 78 | 127 | LB2 | STY \$78 | ;ОТ АНКЕТАТА |
| 03B8: AC 1C 03 | 128 | PL5 | LDY IO | ;В ОБЛАСТТА |
| 03BE: 10 FB | 129 | | BPL PL5 | ;ОТ \$0400 AD \$0435. |
| 03C0: 59 D6 B3 | 130 | | EOR NIBBLE-\$2A,Y | |
| 03C3: A4 78 | 131 | | LDY \$78 | |
| 03C5: 88 | 132 | | DEY | |
| 03C6: 99 00 B4 | 133 | | STA NIBBLE,Y | |
| 03C9: D0 EE | 134 | | BNE LB2 | |
| | 135 | | | |
| 03CB: B4 78 | 136 | LB3 | STY \$78 | ;Y = 0 |
| 03CD: AC 1C 03 | 137 | PL6 | LDA IO | ;ПРОЧИТАНЕ НА |
| 03D0: 10 FB | 138 | | BPL PL6 | ;ОДЕ 256 БАНТА |
| 03D2: 59 D6 B3 | 139 | | EOR NIBBLE-\$2A,Y | |
| 03D5: A4 78 | 140 | | LDY \$78 | ;В ОБЛАСТТА |
| 03D7: 91 76 | 141 | | STA (\$76),Y | ;ОТ \$0800 AD \$08FF. |
| 03D9: C8 | 142 | | INY | |
| 03DA: D0 EF | 143 | | BNE LB3 | |
| | 144 | | | |
| 03DC: AC 1C 03 | 145 | PL7 | LDY IO | ;ПРОЧИТАНЕ НА |
| 03DF: 10 FB | 146 | | BPL PL7 | ;КОНТРОЛНАТА СУМА. |
| 03E1: 59 D6 B3 | 147 | | EOR NIBBLE-\$2A,Y | |
| 03E4: D0 87 | 148 | | BNE RSECT | ;АКО ТЯ Е <> 0 - НОВО ЧЕТЕНЕ |
| | 149 | | | |
| 03E6: A0 00 | 150 | | LDY \$000 | ;ПРЕКОДИРАНЕ НА |
| 03EB: A2 56 | 151 | MI | LDX \$056 | ;ПРОЧЕТЕНИТЕ |
| 03EA: CA | 152 | NE3 | DEX | ;БАНТОВЕ ОТ АНКЕТАТА |
| 03EB: 30 FB | 153 | | BNE MI | ;В ПОСЛЕДНИ |
| 03ED: B1 76 | 154 | | LDA (\$76),Y | ;СТОЙНОСТИ, ОТ КОНТО |
| 03EF: 5E 00 B4 | 155 | | LSR NIBBLE,X | ;СЕ ПОЛУЧАВАТ |
| 03F2: 2A | 156 | | ROL | ;АДРЕСТИТЕЛНИТЕ |
| 03F3: 5E 00 B4 | 157 | | LSR NIBBLE,X | ;СТОЙНОСТИ НА |

| | | | |
|----------------|-----|--------------|----------------------------|
| 03F6: 2A | 158 | ROL | ;БАНТОВЕ НА |
| 03F7: 91 76 | 159 | STA (\$76),Y | ;ПРОЧЕТЕНИ СЕКТОР. |
| 03F9: C8 | 160 | INY | |
| 03FA: D0 EE | 161 | BNE NE3 | |
| 03FC: 4C 00 B8 | 162 | JMP SECT0 | ;SKM НАЧАЛОТО НА СЕКТОР 0 |
| | 163 | | |
| 03FF: FF | 164 | NE3 FF | ;АДРЕСЪТ ТРЯБВА ДА Е \$3FF |

--END ACCESS--

224 BITEC

ERRORS: 0

SYMBOL TABLE - АЛФАБЕТИЧНА ОДАРС:

JCALL-151

*320,3FF

| | |
|-------------------------------|--|
| 0320- 72 08 41 09 32 02 96 78 | |
| 0328- 84 0A 21 22 50 14 05,78 | |
| 0330- 42 FF 29 7E B3 0E 43 02 | |
| 0338- FB 93 92 51 84 02 E8 10 | |
| 0340- E5 25 1E 03 22 10 03 2C | |
| 0348- 1A 03 20 19 03 42 00 A0 | |
| 0350- 42 00 10 13 98 29 02 0A | |
| 0352- FA DD 11 03 A2 04 04 76 | |
| 0360- 00 FC 0A 10 F9 0A 02 12 | |
| 0368- E9 A9 BE 85 77 19 02 AD | |
| 0370- 1C 03 10 FB 49 05 D0 F7 | |
| 0378- AD 1C 03 10 FB C9 AA D0 | |
| 0380- F3 EA AD 1C 03 10 FB C9 | |
| 0388- 96 F9 09 22 90 DF 49 AD | |
| 0390- F0 25 D0 D9 A0 03 85 78 | |
| 0398- AB 1C 03 10 FB 2A B5 78 | |
| 03A0- AD 1C 03 10 FB 25 78 B8 | |
| 03A8- D0 EC 28 05 79 D0 BE A5 | |
| 03B0- 7C 05 7D D0 B8 B0 B7 A0 | |
| 03B8- 56 B4 73 AC 1C 03 10 FB | |
| 03C0- 59 D6 B3 A4 78 B8 99 00 | |
| 03C8- B4 D0 EE 94 78 AC 1C 03 | |
| 03D0- 10 FB E7 D6 B3 A4 78 91 | |
| 03D8- 76 C8 D0 EF AC 1C 03 10 | |
| 03E0- FB 59 D6 B3 D0 B7 A0 00 | |
| 03E8- A2 56 CA 30 FB B1 76 BE | |
| 03F0- 00 B4 2A 5E 00 B4 2A 91 | |
| 03F8- 76 C8 D0 EE 4C 00 EB FF | |

ПОПРАВКА

В статията "Контролер за флоопидисково разширение към Правец-8Д" (КВ.1-2.89) по вина на автора е допусната грешка при изчертаването на принципната схема. Изводите на ИС 74LS245 с означения от A1 до A8

следва да се разменят съответно с изводите от B1 до B8. Това са следните двойки крачета на ИС 74LS245: 2 и 18, 3 и 17, 4 и 16, 5 и 15, 6 и 14, 7 и 13, 8 и 12, 9 и 11. Грешката се е отразила при изготвянето на графичния оригинал на малката платка с буферните ИС.

КВ-7